ＣＰＬＤで遊ぼう！
最終更新日：２０１７年１０月３０日 ここはnonchan SOFTと一緒にＣＰＬＤ回路を楽しむページです。ラジオの製作も満載です。 （２００３年１１月２４日開設） ★★★「トランジスタ技術 2006年4月号」版★★★ 工房(230)ハイレゾ対応DACサンプリング周波数表示を作ろう 工房(198)復活：トラ技のCPLD基板で周波数カウンタを作ろう 工房(196)復活：トラ技のCPLD基板で正弦波発振器を作ろう CPLD（３７）NEWクロックを作ろう CPLD（３４）ミニ周波数カウンタを作ろう CPLD（３３）ミニデジタルクロックを作ろう CPLD（３２）周波数カウンターを作ろう CPLD（３１）新作デジタル選局短波ラジオⅡ(9.0MHz-15MHz)を作ろう CPLD（３０）新作デジタル選局短波ラジオ(4.5MHz-9.9MHz)を作ろう CPLD（２９）新作デジタル選局AMラジオを作ろう
Covered - Verilog Code Coverage Analyzer
Covered is a Verilog code coverage analysis tool that can be useful for determining how well a diagnostic test suite is covering the design under test. Typically in the design verification work flow, a design verification engineer will develop a self-checking test suite to verify design elements/functions specified by a design's specification document. When the test suite contains all of the tests
Institut für Technische Informatik | Universität Stuttgart
Unsere Kompetenzfelder sind sichere und zuverlässige Schaltungen und Systeme, Entwurfsmethodik und -automatisierung, neuartige Systeme wie, Computational Imaging Systemes oder Embedded Systems sowie Hardware-Architekturen und Hardware/Software Co-Design. Die fünf Abteilungen des ITI decken das Gebiet der Technischen Informatik in seiner ganzen Breite ab. Die Kompetenzen des ITI liegen in den Berei
Veripool
Community Driven & Openly Licensed Guided by the CHIPS Alliance and Linux Foundation Open, and free as in both speech and beer More simulation for your verification budget What Verilator Does Verilator is invoked with parameters similar to GCC or Synopsys's VCS. It "Verilates" the specified Verilog or SystemVerilog code by reading it, performing lint checks, and optionally inserting assertion chec
Verilog2C++
Introduction Verilog2C++ translates a C++ class of a Verilog design using a cycle-accurate representation of each nets and registers. Verilog2C++ is about 10 times faster than other commercial simulators, but has only simple functions. Verilog2C++ charcteristics Support for IEEE1364-2001 Only two sate simulation Static scheduled and cycle based simulation Not include the simulation kernel Not supp
ウェブリブログ：サービスは終了しました。
「ウェブリブログ」は 2023年1月31日 をもちましてサービス提供を終了いたしました。 2004年3月のサービス開始より19年近くもの間、沢山の皆さまにご愛用いただきましたことを心よりお礼申し上げます。今後とも、BIGLOBEをご愛顧賜りますよう、よろしくお願い申し上げます。 ※引っ越し先ブログへのリダイレクトサービスは2024年1月31日で終了いたしました。 BIGLOBEのサービス一覧
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
http://www.lug-kiel.de/links/details/hdl.html
Under Construction