VeriloggenとPythonでハードウェアのRTLシミュレーションをする - shtaxxx日記
Veriloggenをいろいろ更新し，Version 0.4.3をリリースしました． github.com 同時にPyverilogも1.0.1をリリースしました．テスト周りを補強しリファクタリングを行った安定版です． github.com 準備: PyverilogとVeriloggenのインストール 安定版のインストールなら，pipでのインストールが簡単でおすすめです． メインの開発環境が汚れるのが心配な方はvirtualenvを使いましょう． virtualenvを使う場合には，以下の手順でインストールできます． Python以外のソフトウェアとしてIcarus verilog (iverilog) が必要です． 例えばUbuntuなら， sudo apt-get install iverilog とすればイントールできるでしょう． Pythonのパッケージでは，Jinja2が別途必
Monpe's Room [Design : Verilog]
文法(1) : module 文法(2) : 論理値,定数,データ型 文法(3) : 多bit信号,演算子 文法(4) : 組み合わせ,順序回路記述 文法(5) : シミュレーション記述(1) 文法(6) : シミュレーション記述(2) 文法(7) : シミュレーション記述(3)
v2html - verilog to html converter
To get e-mail when I update v2html, enter your address and click "Add Me" (over 560 people already have). v2html is a free perl script that converts verilog designs into webpages. Once converted the webpages can be opened directly in a browser (using File->Open), or placed on a webserver. The webpages contain: The verilog with colour coded keywords, comments, signals etc. The colour coding lets yo
Covered - Verilog Code Coverage Analyzer
Covered is a Verilog code coverage analysis tool that can be useful for determining how well a diagnostic test suite is covering the design under test. Typically in the design verification work flow, a design verification engineer will develop a self-checking test suite to verify design elements/functions specified by a design's specification document. When the test suite contains all of the tests
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
