キャッシュ（その１） ― 64ビット インテル Xeon プロセッサー - IA ポータル
キャッシュに限らずメモリー・デバイスは、一般に小容量・低レイテンシー*1) の傾向があります。つまり、容量が小さいほど、高速化しやすくなります。しかし一方で、ソフトウェアが参照するアドレス範囲に対して、キャッシュ・サイズが小さすぎると、メイン・メモリーへのアクセスが頻発し、結果としてパフォーマンスが著しく低下します。このことは、2つ以上のプロセッサーがメイン・メモリーを共有する SMP (Symmetric Multi-Processing) システムでは致命的です。この相反する 2つの要件、キャッシュ・アクセスの高速化と大容量化によるヒット率向上を両立する方法として、インテルのプロセッサーに採用されているのがキャッシュの階層化です。Nocona からのインテル Xeon プロセッサーには、OOO (Out-of-Order) コアの性能を引き出すノン・ブロッキング型のキャッシュが、L1
perf statでL1,L2(,L3)キャッシュミス測定 - 俺とお前とlaysakura
この記事は↓に移転しました。 laysakura.github.io
今さら聞けないマルチプロセッサの基礎教えます ――キャッシュの共有，割り込みの共有，OSによる制御
今さら聞けないマルチプロセッサの基礎教えます ――キャッシュの共有，割り込みの共有，OSによる制御 木村啓二 組み込みシステムやシステムLSIにおいて，対称型や非対称型のマルチプロセッサ・システムを設計，利用する機会が増えてきた．ところで，実際にマルチプロセッサがどのように動作しているかご存じだろうか？ 本稿では，マルチプロセッサ・システムにおけるCPUやOSの動作，アプリケーションを開発するときの注意点などについて解説する． （編集部） 組み込み分野では，一つのチップ上に複数のCPUコアやDSPコアを組み込んだシステム（いわゆるマルチコア）を設計する機会が増えてきました．一方，複数のプロセッサで並列処理を行うマルチプロセッサ・システムは1960年代から科学技術計算やサーバ用途の分野で研究されており，広く実用化されています． サーバ用途のマルチプロセッサ・システムは，同じプロセッサを複数
未来のいつか/hyoshiokの日記 - 萌えーー
やはり萌えである。未踏ソフトウェアの喜連川PMの採択者が集まって同窓会をした。最近のIT系研究開発といえば萌えである。データベースの研究は情報爆発というキーワードのもとGoogle的なアプローチに収斂しつつあるような印象を持つ。これもウェブ進化論の功罪なのかもしれないけどデータベース関連の研究費というのはほとんど情報検索とかGoogle的なものに集中している。喜連川先生の研究室の学生も未踏関連のプロジェクトメンバーも元気のいい研究者を根こそぎGoogleが雇用している。（やっぱお金のあるところは強いよねという世界観） Web2.0というファンシーなキーワードに学生が集中する。その時々の流行語に学生が集中するのはいたしかたないが一方でBinary2.0のような地味な研究も必要である。わたしみたいにデータベース管理システム(DBMS)がどうだこうだとか、キャッシュミスがどうだとかいう古典的な分
Facebookが大規模スケーラビリティへの挑戦で学んだこと（後編）～キャッシュが抱えるスケーラビリティの問題とデータセンターにまたがる一貫性
Facebookが大規模スケーラビリティへの挑戦で学んだこと（後編）～キャッシュが抱えるスケーラビリティの問題とデータセンターにまたがる一貫性 全世界で3億人を超える会員を抱え、世界最大のSNSとなったFacebook。同社の技術担当バイスプレジデント Jeff Rothschild氏が、10月8日に米カリフォルニア大学サンディエゴ校で行ったセミナー「High Performance at Massive Scale-Lessons learned at Facebook」の内容を再構成して紹介します。 （この記事は「Facebookが大規模なスケーラビリティへの挑戦で学んだこと（前編）～800億枚の写真データとPHPのスケーラビリティ問題」の続きです） キャッシュがスケーラビリティに大きな役割を果たしている Facebookの主な役割は、ユーザーが簡単に（友人たちの）情報を集めることがで
PAPI
Overview The Performance Application Programming Interface (PAPI) supplies a consistent interface and methodology for collecting performance counter information from various hardware and software components, including most major CPUs, GPUs, accelerators, interconnects, I/O systems, and power interfaces, as well as virtual cloud environments. Industry liaisons with AMD, Cray, Intel, IBM, NVIDIA, an
Amano, Kondo Lab | Dept. of Information and Computer Science, Keio University
近藤研究室HPはこちら 我々はコンピュータ・アーキテクチャを基本として、以下の研究をターゲットとしています。 低電力ハードウェア(Keywords: 粗粒度再構成アクセラレータ、動的リコンフィギャラブルプロセッサ、低電力マイクロコントローラ、低電力LSI、チップ間無線通信アーキテクチャ) 高性能ネットワーク(Keywords: Network-on-Chip, High Performance Computing, Interconnection networks) ハードウェアを用いたアプリケーションの高速化(Keywords: Zynq, FPGA, 流体計算, GPU-BOX) 現在ではこの動画のMuCCRAとは別に超低電力粗粒度再構成アクセラレータ(Cool Mega Array:CMA)の開発も行っています。 CMAのデモムービーはこちら。
Cache-oblivious algorithm - Wikipedia
In computing, a cache-oblivious algorithm (or cache-transcendent algorithm) is an algorithm designed to take advantage of a processor cache without having the size of the cache (or the length of the cache lines, etc.) as an explicit parameter. An optimal cache-oblivious algorithm is a cache-oblivious algorithm that uses the cache optimally (in an asymptotic sense, ignoring constant factors). Thus,
キャッシュアルゴリズム - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "キャッシュアルゴリズム" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2023年8月） キャッシュアルゴリズム（英: cache algorithm）は、コンピュータ上で情報を格納するキャッシュを管理するプログラムまたはハードウェア構造を最適化するアルゴリズム群。キャッシュが一杯になったとき、このアルゴリズムで新たな情報を格納するための場所を選択し確保する。置換アルゴリズムあるいは置換ポリシーとも。 キャッシュのヒット率（hit rate）とは、探しているデータがキャッシュ上で見つかる率（頻度）である。キャッシュサイズを増やさずにヒット
Cache: a place for concealment and safekeeping
This post shows briefly how CPU caches are organized in modern Intel processors. Cache discussions often lack concrete examples, obfuscating the simple concepts involved. Or maybe my pretty little head is slow. At any rate, here's half the story on how a Core 2 L1 cache is accessed: The unit of data in the cache is the line, which is just a contiguous chunk of bytes in memory. This cache uses 64-b
Re: インデックスをキャッシュに保持する方法について (Senna-dev 661) - senna - OSDN
morit****@razil***** morit****@razil***** 2007年 8月 15日 (水) 14:48:18 JST 前の記事 [Senna-dev 660] Re: インデックスをキャッシュに保持する方法について 次の記事 [Senna-dev 662] Re: インデックスをキャッシュに保持する方法について 記事の並び順: [ 日付 ] [ スレッド ] [ 件名 ] [ 著者 ] お世話になっております。森です。 すみません。INITIAL_N_SEGMENTSは主に更新速度の向上に寄与しますが、 検索速度にはあまり影響しないかもしれません。 ディスクI/Oがネックで検索速度が出ないのは、起動直後が特に顕著で、 必要な領域が適度にOSのキャッシュに載るに従って徐々に検索が高速になります。 起動前にインデックスファイルを以下のようにして読ませてしまうと効果があ
詳解Linuxカーネル Wiki*
14 ディスクキャッシュ ディスクキャッシュ=> ディスクアクセスをできるだけ減らすことでシステム性能を向上させる方法 通常はディスクに保存するデータをRAMに保存する。 ディスクキャッシュの種類 dエントリキャッシュ(ファイルのパス名からiノードへの変換) バッファキャッシュ ページキャッシュ バッファキャッシュ=> ブロックI/O操作により使用される。各バッファはカーネルがブロックの内容を保存するのに使用する領域。 ページキャッシュ=> ページI/O操作の前にページキャッシュ内に必要なデータが格納されていないか、カーネルが確認する。 ページは通常ファイルやブロック型デバイスファイルに対応する。 キャッシュを使用するI/O操作 Ext2 スーパブロックの読み取り Ext2 iノードの読み取り Ext2 ディレクトリの読み取り Ext2 通常ファイルの読み取り Ext2 通常ファイルへの書
【コラム】コンピュータアーキテクチャの話 (8) キャッシュの構造(基礎編) - セットアソシアティブキャッシュとLRU | エンタープライズ | マイコミジャーナル
セットアソシアティブキャッシュ このような欠点を緩和する方式がフルアソシアティブとダイレクトマップの中間であるセットアソシアティブ(Set Associative)方式である。 図4:2wayセットアソシアティブキャッシュの構造 図4は2wayセットアソシアティブキャッシュの構造を示している。図2のダイレクトマップ方式との大きな違いは、メモリブロックの横方向のグループを格納することが出来るキャッシュのマスが2個に増加している点である。従って、命令が0ブロック、データがnブロックという前述の例でも、対応するキャッシュラインが2つあるので同時に格納でき、スラッシングは発生しない。勿論、3つ以上のアドレスがぶつかる場合はダメであり、スラッシングの発生確率を下げるにはメモリブロックの横方向のグループを格納するキャッシュライン数を増やす必要がある。この横方向のキャッシュライン数をwayと呼び，図4の
Caching Guide - Apache HTTP Server Version 2.2
Please note This document refers to the 2.2 version of Apache httpd, which is no longer maintained. The active release is documented here. If you have not already upgraded, please follow this link for more information. You may follow this link to go to the current version of this document. This document supplements the mod_cache, mod_disk_cache, mod_mem_cache, mod_file_cache and htcacheclean refer
Kazuho@Cybozu Labs: キャッシュの上手な使い方
« C-0.05 | メイン | cygwin + mod_perl » 2006年02月08日 キャッシュの上手な使い方 キャッシュといっても、ウェブブラウザやウェブプロキシのキャッシュのことです。 ・Internet Explorer のキャッシュの動作 Internet Explorer は、同一ウィンドウ内で複数回同じウェブページを読み込む場合、２回目以降はキャッシュのデータを使用します (デフォルト設定の場合、 Last-Modified または Expires ヘッダがついている場合のみ)。 つまり、同じウィンドウの中で、 ページA を読み、次にページB を読み、そしてページA を再び読み込むようなケースでは、２回目にページ A を表示する際にはキャッシュのデータが使用され、ウェブサーバへの再問い合わせは行われません。 また、 Last-Modified ヘッダと Expire
ユメのチカラ: メモリアクセスは遅い
多くのプログラマにとってメモリアクセスの速度を気しなければならない状況というのはめったに無いが、OS、ライブラリ、コンパイラ、RDBMSなどの実装をする時には意識をしなければならない場合がある。 IA-32 Intel Architecture Optimization Reference Manual (order number 248966) をひもとくと6章にOptimizing Cache Usageというのがある。 マイクロベンマークの定番 lmbench http://www.bitmover.com/lmbench/ では、一次キャッシュ(L1)や二次キャッシュ(L2)を測定してくれる。例えば、わたしが利用しているノートだと、L1が1.776nsでL2が5.3490ns、メインメモリアクセスが139.4nsである。 Memory latencies in nanosecond
ブラウザキャッシュの挙動を見てみる - 日向夏特殊応援部隊
改めて勉強したかったので、こんなテストしてみました。 Apacheの設定とテスト内容 <VirtualHost *:80> ServerAdmin zigorou@localhost DocumentRoot /home/zigorou/www/cache ServerName cachetest.art-code.org ExpiresDefault "access plus 5 minutes" Alias /test1 /home/zigorou/www/cache/test Alias /test2 /home/zigorou/www/cache/test Alias /test3 /home/zigorou/www/cache/test <Location /test1> FileETag None ExpiresActive Off </Location> <Location
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
PC
http://www.voidcube.net/memo/LinuxMemCacheClear.html
IBM Developer
