FPGAの部屋
Libero SoC Design Suite Version 2024.1 の IP を実装する2（CoreAHBLTOAXI、CoreAXItoAHBL、CoreAHDtoAPB3、CoreAPB3） ”Libero SoC Design Suite Version 2024.1 の IP を実装する1（CoreAXI4Interconnect）”の続き。 Libero SoC Design Suite Version 2024.1 で使える IP を見ていこうということで、前回は、 CoreAXI4Interconnect を見た。今回は、CoreAHBLTOAXI、CoreAXItoAHBL、CoreAHDtoAPB3、CoreAPB3 を見ていこう。 最初に CoreAHBLTOAXI を見てみよう。 CoreAHBLTOAXI を SmartDesign にドラック・アンド・ド
VHDLによるCPUの設計
シンプルなCPUを作ってみよう （ver. 2 2007.5.9） 信州大学工学部 井澤裕司 このコンテンツでは、ハードウェア記述言語のVHDLを用いて，「 シンプルなCPU 」 を設計する手法 について解説します． 一般に，CPUの設計には、算術演算回路（ALU）等の論理回路から，コンピュータアーキテクチャ の命令セット，アセンブリ言語まで幅広い知識が要求されるため，初心者には「 ハードルの高い 」 ものとなってしまいます． 一方，ソフトウェアの「 C言語 」は，情報系の基礎科目となっており，工学を志すほとんど すべての学生が使いこなすことが可能です． そこで，本コンテンツでは，極めて単純な命令セットをもつCPUの動作を，ソフトウェア上で シミュレーションする「 CPUシミュレータ 」を，C言語を用いて制作します． 次に，この「 CPUシミュレータ 」を，ハード
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
サービス終了のお知らせ
