RTL設計スタイルガイドのアンチパターンをやってみた - exitsはじめに この記事は 第2のドワンゴ Advent Calendar 2017 の6日目の記事です。 昨日は@urakawaさんでした。 10月から仕事でVerilog HDLを書いています。 ↓配属について一瞬だけ触れた記事 学生時代に1週間だけ書いたことはあったんですが、ほとんど入門者状態なので今回はVerilog HDLの勉強的な記事にしようと思います。 RTl設計スタイルガイド RTL設計スタイルガイド Verilog HDL編 今は絶版になっているようです。 BookWayからPDF版かオンデマンド印刷版を購入できました。 本の中では下の図のようなマーク付きでRTL設計、VerilogHDL記述上の必須、推奨項目が記述されています。 (図はBookWayの立ち読みページからキャプりました) この記事では、スタイルガイドで必須と言われている項目を守らないとどうなるのかを実際にやって
