フリーな EDA 関連ツールの話題
SystemC 以外の、無償で使える EDA (Electronic Design Automation) 関係のツールの情報です。 プータローが回路設計者を気取るためのアイテムとしても重要ですが、そこそこ仕事に使えたりもします。 勿論、各ツールの使える機能を嗅ぎ分けて、つぎはぎする甲斐性は必要ですが... -- しかし最近、どう見ても "cygwin で EDA" のページやなあ...(2004-01-24) -- のぼしぇもんが cygwin 使いなので仕方ないか... コマンドラインで、フィルタや script 言語などの utility と、 自由に組み合わせて使えないと意味が無いと信じておりますので、 -- "ホントにお前はちゃんと使いこなしているのか ?" という突っ込みは勘弁 (-_-;)... モロ windows 用の GUI ベースのツール
Free Verilog-VHDL converter (CQV2V) support page
CQ出版社デザインウェーブ誌2004年7月号上で私が作成したフリーVerilog-VHDL変換ツール CQV2V（フリーウェア）をサポートするためのＨＰです．
【インフォシーク】Infoseek ： 楽天が運営するポータルサイト
日頃より楽天のサービスをご利用いただきましてありがとうございます。 サービスをご利用いただいておりますところ大変申し訳ございませんが、現在、緊急メンテナンスを行わせていただいております。 お客様には、緊急のメンテナンスにより、ご迷惑をおかけしており、誠に申し訳ございません。 メンテナンスが終了次第、サービスを復旧いたしますので、 今しばらくお待ちいただけますよう、お願い申し上げます。
EAB
Flex10K は、論理回路を構成出来るLC(Logic Cell)の他にEAB(Embeded Array Block)というものを持っている。本研究室で用いるデバイスEPF10K200SRC240-3ではEAB 1個辺り 16bit×256(4096bit) のRAM を構成することができ、このEAB が24個ある。例えば、16bit メモリが欲しい場合、EAB を １つ使うとFlex10KE だと256Word 分構成できる。ここにそのEAB を使ったRAMの設計方法を示す。 シミュレーションモデルの作り方 初期値ファイルの作り方 合成の方法 シミュレーションモデルの作り方 RAM を組み込んだ回路をシミュレーションする際、そのシミュレーションモデルと初期値ファイルが必要です。ここではそのシミュレーションモデルの作り方を示します。 DOSプロンプト上でシミュレーションモデルを作成する
ちょっとだけ役に立った裏技
仕事に関連して、質問を受けたり、自分で悩んだりしたネタを放り込んであります。 きっと、どなたでも御存知の情報なんでしょうけど... ホントかどうかは...御自分で勉強してください ^_^; 達人の方々の御指南をいただけると有難いです。 noboshemon 目次へ HDL 符号付き乗算はどう記述するの ? (2006-12-28) SystemVerilog や VHDL では、符号付きの乗算は、 乗数に signed を指定しておけば適当にやってくれる...と思う。 しかし、そうも行かない世界で仕事をすることが多いもので、 毎度、符号付き乗算器をどう記述したものか悩んでしまう。 1990 年代には、乗算器は論理合成で作るものではなかったので、 こんな悩みはあまり無かったのだが、 -- マクロ乗算器のシミュレーションモデルがあれば...
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
