最大2年の遅れが決まったポスト「京」開発の裏事情次世代スーパーコンピュータ、いわゆるポスト「京」の開発が最大2年遅延することが明らかになった。文部科学省のHPCI（High Performance Computing Infrastracture）計画推進委員会が8月10日に開いた会合で遅延を決定したためだ。 近年、半導体の微細化に伴う加工技術開発の困難さと製造コスト上昇の両面から「ムーアの法則（18カ月ごとにチップ性能2倍）」に沿った進歩が鈍化し、世界的に半導体開発で遅延が生じている。このため、文科省は有識者を交えたHPCI計画推進委員会に対して、ポスト「京」のメモリーやプロセッサに用いる半導体技術の再検証を求めていた。 その結果、半導体に（基本設計時点より）新たな技術を採用することとし、それに伴い「試作・詳細設計フェーズ」を当初の2017年度終了から12～24カ月延長することになった（図）。採用する新技術についての説明はなく、開発・
