1. プロセッサ実行ステート 2. ステートの移行 THUMBステートへの移行 ARMステートへの移行 3. メモリフォーマット 4. 命令長 5. データの型 6. 実行モード 7. レジスタ 7.1. ARMステート時のレジスタセット 7.2. THUMBステート時のレジスタセット 7.3. ARM，THUMB 各ステート時のレジスタセットの関係 7.4. 上位レジスタへのアクセス（THUMBステート時） 8. ステータスレジスタ 8.1. コンディションコード 8.2. 制御ビット 9. 例外 9.1. 例外発生時の動作 9.2. 例外処理からの復帰時の動作 9.3. 例外処理の開始と終了のまとめ 9.4. FIQ 9.5. IRQ 9.6. アボート 9.7. ソフトウェア割り込み 9.8. 未定義命令 9.9. 例外ベクタ 9.10. 例外の優先順位 10. 割り込み遅延時間 1

オペランド [11:0] レジスタの場合 オペランドレジスタRm [3:0] イミディエイトの場合 オペランドに与えるローテート量 [11:8] 符号無し8ビット即値 [7:0] 6.1. オペランドの制限 ユーザモードでは，CPSRの制御ビットは保護されているので変更されず， 条件フラグだけが影響を受けます． 特権モードではCPSRの全ビットが変更されます． 註：プログラムでCPSRのTビットを変更してはいけません． これを守らない場合のプロセッサの挙動は予測できません． （訳註：プリフェッチキューの中の命令と実際の動作ステートが 食い違ってしまうため．） SPSRレジスタを指定した場合，実際にアクセスされるSPSRレジスタのバンクは その命令が実行されている時のモードによります． 例えばSPSR_fiqはFIQモード時にのみアクセスできます． R15(PC)は転送元としても転送先と