エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント5件
- 注目コメント
- 新着コメント
![m_uchino m_uchino](https://cdn.profile-image.st-hatena.com/users/m_uchino/profile.png)
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
ARMステート 命令セット
オペランド [11:0] レジスタの場合 オペランドレジスタRm [3:0] イミディエイトの場合 オペランドに与え... オペランド [11:0] レジスタの場合 オペランドレジスタRm [3:0] イミディエイトの場合 オペランドに与えるローテート量 [11:8] 符号無し8ビット即値 [7:0] 6.1. オペランドの制限 ユーザモードでは,CPSRの制御ビットは保護されているので変更されず, 条件フラグだけが影響を受けます. 特権モードではCPSRの全ビットが変更されます. 註:プログラムでCPSRのTビットを変更してはいけません. これを守らない場合のプロセッサの挙動は予測できません. (訳註:プリフェッチキューの中の命令と実際の動作ステートが 食い違ってしまうため.) SPSRレジスタを指定した場合,実際にアクセスされるSPSRレジスタのバンクは その命令が実行されている時のモードによります. 例えばSPSR_fiqはFIQモード時にのみアクセスできます. R15(PC)は転送元としても転送先と
2011/05/22 リンク