2024年2月26日のブックマーク (1件)

  • ARMアーキテクチャがメモリアクセスを省略することで意図したベンチマークになっていなかった話

    概要 あるサンプルコードのベンチマークを測定したところ、期待していたよりも18倍速い結果が出力されました。バイナリを調査してみると、メモリ読み出しの命令が1つ増えるだけでこの性能差が生じていました。さらに調査を進めると、ARMアーキテクチャは連続したメモリへの書き込みを1つにマージし、実行を省略する可能性があることがわかりました。そのため、一般的なベンチマークのように複数回の測定結果を平均化するやり方では、正しい速度を測定できていませんでした。 「パフォーマンスを解釈するのにアーキテクチャの理解が不可欠だった事例」として面白かったのでこの記事を書いてみました。Go言語で説明しますが、言語に依存しない話だと思います。 得られた教訓 バイナリを見ても説明できない性能差は、アーキテクチャの理解によって説明できることがある マイクロベンチマークは、何を計測しているのかを理解した上で実施する必要があ

    ARMアーキテクチャがメモリアクセスを省略することで意図したベンチマークになっていなかった話
    syobonslime
    syobonslime 2024/02/26
    ライトバックキャッシュだから、ストアは待ちが発生しない。リードは待ちがddr メモリから64バイトアクセス毎に発生するように見えたが?