ARMアーキテクチャがメモリアクセスを省略することで意図したベンチマークになっていなかった話

概要 あるサンプルコードのベンチマークを測定したところ、期待していたよりも18倍速い結果が出力されました。バイナリを調査してみると、メモリ読み出しの命令が1つ増えるだけでこの性能差が生じていました。さらに調査を進めると、ARMアーキテクチャは連続したメモリへの書き込みを1つにマージし、実行を省略する可能性があることがわかりました。そのため、一般的なベンチマークのように複数回の測定結果を平均化するやり方では、正しい速度を測定できていませんでした。 「パフォーマンスを解釈するのにアーキテクチャの理解が不可欠だった事例」として面白かったのでこの記事を書いてみました。Go言語で説明しますが、言語に依存しない話だと思います。 得られた教訓 バイナリを見ても説明できない性能差は、アーキテクチャの理解によって説明できることがある マイクロベンチマークは、何を計測しているのかを理解した上で実施する必要があ

[rryu]

実際のメモリストアが行われる前に同じアドレスへのストアが来たら前のストアをキャンセルするみたいな感じなのか。誰もそのメモリを見ていなければサボれると。

[syobonslime]

ライトバックキャッシュだから、ストアは待ちが発生しない。リードは待ちがddr メモリから64バイトアクセス毎に発生するように見えたが？

[dekaino]

最適化手段のひとつに無意味な処理を含むコードを実行させたときに意味のない部分だけサボる手法があるが、それをコンパイラではなくプロセッサのバイナリコードを解釈する部分でやってるんだね。

[katsyoshi]

ハードウェアレベルで最適化してるのかー（よくよんでない

[havanap]

おもろ