電気回路/HDL/リセットについての考察
リセット信号の扱い † FPGA 開発を始めた当初（半年前くらい？）、 リセット信号の取り扱いについてあまり深く考えておらず、 「何となくリセットが掛かりそうな回路」を書いて満足していました。 しかし、レーシングなどについて勉強してからよく考えてみると、 リセットには慎重な扱いが必要であることが分かってきて、 ここらで一度考え直そうと思い立ちました。 ところが、調べれば調べるほどいろんなことが出てきて、 ちょっと泥沼状態です・・・ (2010/09/03) 実機での検証もうまく行っているようなので、 始めて読んだときに読みやすいように大幅に書き直しました。 参考にした内容 † 小林芳直著「定本 ASICの論理回路設計」ＣＱ出版社 内容的にはちょっと古い気もしますが、レーシングやメタステーブル、スタティックハザードなど、 一目見ただけでは HDLコードに現れてこない注意事項について勉強するに
一部だけが動いてるgifって良いよな : ぶる速-VIP
一部だけが動いてるgifって良いよな 1: 以下、名無しにかわりましてVIPがお送りします 2014/02/11 02:43:28 ID:GGSaa8BR0 シネマグラフというらしい お前らのお気に入り下さい 5: 以下、名無しにかわりましてVIPがお送りします 2014/02/11 02:46:29 ID:GGSaa8BR0 見てて落ち着く 6: 以下、名無しにかわりましてVIPがお送りします 2014/02/11 02:47:13 ID:vTtIZ5G+0 うおーいいなあ 7: 以下、名無しにかわりましてVIPがお送りします 2014/02/11 02:47:26 ID:GGSaa8BR0 不思議 10: 以下、名無しにかわりましてVIPがお送りします 2014/02/11 02:48:30 ID:GGSaa8BR0 きゃわわ 11: 以下、名無しにかわりましてVIPがお送りします 2
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
