タグ

関連タグで絞り込む (2)

タグの絞り込みを解除

CPUとTBLに関するyassのブックマーク (1)

  • 仮想メモリ方式の分類

    作成日:2006.03.30 修正日:2016.10.17 更新記録 (2006.03.30) 2006/3/10 と2006/3/11 の日記の内容を元に作成。 (2006.04.07) SPARC 32 ビットプロセッサのページテーブル構成を修正。 (2006.05.25) 3.2節ページテーブルエントリを追加。 (2012.05.29) PowerPC のセグメントサイズの誤りの修正と図の追加。 (2016.10.17) Intel64 の Process-Context Identifiers(PCIDs) と Protection Keys の説明を追加。また TLB エントリの無効化と ARM の情報も追加。タイポの修正。 1. はじめに 2. 仮想メモリの全体像とページング以外の機構 事前処理 事後処理 3. ページング 3.1 ページウォーク 3.2 ページテーブルエントリ

    yass
    yass 2014/02/16
    " 基本は 4KB/page で 下位 12 ビットがオフセットアドレスになるので、中の 36 ビットが VPN になる。 ページテーブルウォークの際には 36 ビットの VPN を 9 ビットづつ 4 つに区切って、4レベルのページテーブルを検索する。"
  • 1