元麻布春男の週刊PCホットライン－IntelとNVIDIAがクロスライセンス問題で衝突
Intelは2月16日(現地時間)、4年前にNVIDIAとの間で締結したクロスライセンスが、メモリコントローラを統合した次世代のIntelプロセッサへ自動的に拡張されるものではないとの申し立てを裁判所に対して行なった“らしい”。「らしい」という書き方になるのは、本稿執筆時点で申し立てた当事者であるIntelからこの件に関する正式なリリース等が出されておらず、申し立てられたNVIDIA側の反論しか公開されていないからだ。 というわけで少し分かりにくい状況だが、4年前のクロスライセンス(バスライセンス)は「Nehalem(ネハーレン)のようなメモリコントローラを統合した将来のプロセッサ」(NVIDIAのプレスリリースの記述)には及ばないというIntelの主張は、裏返すとNVIDIAがIntelの意図に反して、メモリコントローラを統合した将来のIntel製プロセッサ向けチップセットを開発している
【笠原一輝のユビキタス情報局】IntelがNehalem用チップセットの差し止めを求めNVIDIAを提訴
Intelは、米国デラウェア州衡平法裁判所にNVIDIAのNehalem世代チップセットの差し止めを求めて提訴した。過去にもIntelは、VIA Technologiesなどのサードパーティチップセットベンダを提訴してきた歴史があるが、Nehalem世代のチップセットでも再びそれが繰り返されようとしている。そして、Intelがこの提訴を行なったということは、NVIDIAが真剣にNehalem世代チップセットに参入しようと考えていることの裏返しでもある。 ●争点はクロスライセンスの中にNehalem用チップセットが含まれるか否か NVIDIAのプレスリリースによれば、今回争点になっているのは、「IntelとNVIDIAが4年前に結んだクロスライセンスは、Intelが今後リリースする予定の、メモリコントローラが統合されたCPU向けには適用されるのか否か」という点だ。 IntelとNVIDIAの
【AMD編】Griffinの詳細を発表
会期：5月21日～23日(現地時間) 会場：米カリフォルニア州サンノゼ DoubleTree Hotel 日本でもすでに発表があった通り、AMDは2008年のMobile Marketに向けてGriffinプロセッサ及びPumaプラットフォームの開発を行なっている。MPFにおいて、AMDはこのGriffin/Pumaの詳細を改めて明らかにした。内容の大半はすでに発表された内容と同一だが、細かいところでいくつか新しいスライドなどもあるほか、発表者であるMaurice Steinman氏へのインタビューの際にちょっと細かい話を聞くこともできた。そこで、これらの新しい内容を中心に簡単にレポートしたい。 Griffinは既存、つまりRev.GのCPUコアをベースとしながら、L2キャッシュを1MBに倍増させ、さらに新設計のノースブリッジ(Memory ControllerとHyperTranspor
本田雅一の「週刊モバイル通信」―小型化への道筋が見えたUMPC―
Intel Developers Forum 2007 Chinaの基調講演で、Intel上席副社長でウルトラモビリティグループ事業部長のアナンド・チャンドラシーカ氏が示したUltra Mobile PCの計画は、ハードウェアの面では非常に具体性を増した現実性の高いものになっていた。計画の発表から1年を経て、Intelは自らが進むべき道筋を見つけたようだ。 “超小型のPCを常に携帯してもらう”という壮大なプランには、まだまだ大きな壁が立ちふさがりそうだが、しかし、最初の前進として具体性のあるビジョンは示すことができているように見える。こうしたメインストリームではない分野に対する扱いとしては、異例なほど力の入った設計が行なわれている。 チャンドラシーカ氏の話は、前日の家電向けIAプロセッサと戦略的に非常に似た部分が多いものの、市場環境やユーセージモデルの違いが、IntelのUMPC計画に明る
Intel、45nmプロセスの次期CPU「Penryn」の詳細を公開
3月29日(日本時間) 公開 米Intelは29日(日本時間)、45nmプロセスで製造された次期CPU「Penryn(ペンリン)」ファミリの詳細を公開した。都内で開かれた電話会議では、Stephen L Smith氏(同社Vice President, Director, Digital Enterprise Group Operations)が同CPUの詳細について紹介した。 Penrynは、現行のCore 2シリーズの後継となるCPU。現行のCore 2同様にCoreマイクロアーキテクチャをベースに、キャッシュ容量を6MB(デュアルコア時、以下同)に増やし、新命令セット「SSE4」を実装する。 製造プロセスはx86 CPUとして初の45nmプロセスを採用。トランジスタ数は4億1,000万個で、ダイサイズは107平方mm。65nmプロセスのMeromと比較して面積が25%削減されており、
笠原一輝のユビキタス情報局 - AMDが今年後半にHT3対応AM2+プラットフォームを導入
AMDはCeBITで行なわれた記者会見において、ネイティブクアッドコアのデスクトップPC向けのプロセッサがAgena(アジェナ)というコードネームであるということを明らかにしたが、そのAgenaの概要もおぼろげながら、徐々に明らかになってきた。 OEMメーカー筋の情報によれば、AMDは2007年後半から2008年にかけて新しい2つのデスクトップPC向けプラットフォームを計画しているという。それがAM2+とAM3と呼ばれるHyper Trasport 3.0に対応した新しいプラットフォームで、AgenaはAM2+対応のプラットフォームになるという。 ここでは、CeBITで明らかになってきたAMDのデスクトップPC向けプラットフォームに関する最新情報をお伝えしよう。 ●2007年後半にAM2+を、2008年にはDDR3に対応したAM3プラットフォームを導入へ AMDは記者会見の中で次期デスクト
後藤弘茂のWeekly海外ニュース
●283平方mmとこれまでにないビッグサイズのBarcelona AMDは2月11日から米サンフランシスコで開催されている半導体学会「2007 ISSCC (IEEE国際固体回路会議)」で、クアッドコアCPU「Barcelona(バルセロナ)」の詳細を明らかにした。AMDは、Barcelonaについては2006年5月以降、何度か発表を行なっており、今回は技術情報を追加したに過ぎない。しかし、2007年中盤の製品投入を控え、Barcelonaの姿は、より鮮明になってきた。 Barcelonaは、従来のAMD CPUコアを拡張し、SIMD浮動小数点演算性能を倍増、命令フェッチ機能などを強化した。この世代の新CPUコアは、以前は「K8L」または「Rev. H」と呼ばれていた。Barcelonaは、新CPUコアをクアッドコア構成にし、L3キャッシュを追加、インターフェイス回りを一新したCPUだ。
AMD、2008年までのロードマップを公開
12月14日(現地時間) 開催 米AMDは14日(現地時間)、アナリスト向けウェブキャスト「2006 Analyst Day」を開催し、2008年までのロードマップなど、今後の方針を紹介した。2006 Analyst Dayのページでは、各プレゼンテーションがPDFで公開されている。 ロードマップは2008年までのデスクトップ、モバイル、サーバーの各プラットフォームを紹介。 デスクトップでは、2007年半ばに共有L3キャッシュを搭載した、HyperTransport (HT) 3.0対応のデュアル/クアッドコアCPUを投入し、同時期にチップセット側もHT 3.0、PCI Express Gen 2に移行するという。メモリは2008年半ばまでDDR2を継続し、それ以降にDDR2/3が共存する。CPUのTDPは35Wから125Wと非常に幅広い。また、2008年にはチップセット内蔵ビデオ機能をD
【特集】Intel Core 2 全方位ベンチマーク - 新アーキテクチャの真実を見極める (1) Core 2のラインナップをおさらいする | パソコン | マイコミジャーナル
既に簡単なPreviewをお届けしたが、Core 2 Duo / Core 2 Extremeが7月27日に正式発表されたことだし、改めて内部アーキテクチャや性能を評価してみたいと思う。 Core 2 Extremeと4種類のCore2 Duo 7月27日に正式発表されたのは、表1に示す10製品である。デスクトップ向けはハイエンドにあたるX6800のみがCore 2 Extremeで、それ以外は全てCore 2 Duoブランド。モバイル向けは全てがCore 2 Duoとなっている。共通仕様としては EIST(Enhanced Intel Speedstep Technology)搭載 EM64T(インテル 64)搭載 XDbit Option搭載 ダイサイズ 143平方mm 総トランジスタ数 2億9100万個 というあたりで、つまりメモリが2MBの製品は、単に4MBキャッシュの半分を殺
Coreマイクロアーキテクチャは優れものだがあと1歩(1)
旧世代Xeon，新世代Xeon（Dempsey）は従来のNetBurstマイクロアーキテクチャを採用している。動作周波数はほぼ同じ，コア当たりの性能もほぼ同じだ。一方，Woodcrestは新世代のCoreマイクロアーキテクチャを採用。Woodcrestの性能は，Dempseyと比較して，クロック当たり26％の性能向上が見られる。また，消費電力当たりの性能（＝パフォーマンス/消費電力）もシステム全体で26％向上している。プロセッサ単独では40％以上の性能向上があると思われる。 Coreマイクロアーキテクチャを採用した新世代Core2製品も，Woodcrestと同等のクロック当たりの性能，消費電力当たりの性能を期待できる。Pentiumファミリが色あせてきた。 1985年にIntel386とMIPS R2000で始まったCISCプロセッサとRISCプロセッサの戦いでは，1995年末に登場したP
元麻布春男の週刊PCホットライン
8月29日、Intelはモバイル向けCore 2 Duoプロセッサ(Merom)の価格を公表した。製品発表そのものはデスクトップPC向けのCore 2 Duoプロセッサ(Conroe)と同時に7月27日に行なっていたものの、価格は明らかにされていなかった。また、データシートなどの公式資料も未公表のままだった。 この価格発表と同時にデータシートが公開されたほか、さまざまなPCベンダから搭載ノートPCの発表が行なわれている。また、華々しいアナウンスはなかったものの、Yonahコアを用いたデュアルコアの超低電圧版プロセッサ(Intel Core Duo U2500)も、ほぼ同時にリリースされたようだ。 新しいIntel Coreマイクロアーキテクチャを採用したプロセッサとして、DPサーバー向けのWoodcrest、デスクトップPC向けのConroeに続き、最後に登場することになったモバイルPC向
Athlon64(AM2)ユーザー必見!～DDR2メモリの注意点 その１～ - おためしブログ～自作パソコン・パソコンパーツ・デジタル商品の性能を試す！：楽天ブログ
2006年08月05日 Athlon64(AM2)ユーザー必見!～DDR2メモリの注意点 その１～ (5) テーマ：パソコンのトラブル(539) カテゴリ：パソコン関連のおためし 昨日、本屋で日経WinPCという雑誌を見ていると、AM2ソケットAthlon64とDDR2メモリの組み合せの気になる記事が掲載されていましたので、買ってみました。 この記事によるとAM2ソケットAthlon64とDDR2メモリの組み合わせで注意をしなくてはいけないケースが発生しているようです。 ○ DDR2メモリのスピードが遅くなる？ Athlon64プロセッサと組み合わせるDDR2メモリによってはメモリクロックが定格どおり出ないというケースが報告されています。 AM2ソケットAthlon64の場合、組み合わせるCPUとメモリの種類によってメモリ定格どおりの速度が出ないようです。 ○ メモリコントローラーとメモリ
決定的となったヘテロジニアスマルチコアへの潮流 - 後藤弘茂のWeekly海外ニュース
●モノリシックコアからヘテロジニアスマルチコアへ コンピュータ向けCPUは「ヘテロジニアス(Heterogeneous:異種混合)マルチコア」へと向かっている。PLAYSTATION 3(PS3)に載る「Cell」がその方向を定め、AMD CPUとATI GPUの統合が決定付けた。おそらく、今後10年のCPUアーキテクチャの方向は、ヘテロジニアスマルチコアになる。 AMDがCellと似たような方向へ進むことは、ATI買収の発表の前に、すでに示唆されていた。AMDのPhil Hester(フィル・へスター)氏(Senior Vice President & Chief Technology Officer(CTO))は5月に次のように語っている。 「我々のワークロードは汎用コンピューティングが主流で、ゲームプラットフォームとは異なるストーリとなる。Cellはゲームプラットフォームのためのプロ
【後藤弘茂のWeekly海外ニュース】64bitは苦手なCore Microarchitecture
●EM64T Long Modeではマイクロアーキテクチャ上の制約がある PCアプリケーションでは圧倒的に優れたパフォーマンスを誇るIntelの「Core Microarchitecture(Core MA)」。消費電力も低く、モバイルでも強力なアーキテクチャだ。Core MAは、Intelの切り札となりそうだが、完璧というわけではない。影もある。それは64bit時のパフォーマンスだ。 Core MAの場合、マイクロアーキテクチャ上の理由で、64bit時には性能が32bit時より落ちてしまう可能性が高い。少なくとも、同じステップ数のコードを走らせるなら、理論上は64bitの方が性能が落ちてしまう。もちろん、ベースのパフォーマンスが高いため、あくまでも32bit時と比較した場合の話だ。 Core MAのこの問題は、現在のCore MAマイクロアーキテクチャの実装上の問題であるが、根源的にはx
コプロセッサの時代を開く、AMDの「Torrenza」イニシアチブ - 後藤弘茂のWeekly海外ニュース
■後藤弘茂のWeekly海外ニュース■ コプロセッサの時代を開く、AMDの「Torrenza」イニシアチブ ●コプロセッサに重点を置くAMDの新戦略 AMDは、包括的なコプロセッサイニシアチブ「Torrenza(トレンザ)」を推進しようとしている。 Torrenzaのポイントは4つ。(1)新しいアプリケーションに特化したアクセラレータ(=コプロセッサ)の導入で、消費電力を抑えながら特定分野のパフォーマンスを劇的に上げる。(2)コプロセッサを密接に統合するためのインターフェイスとして「Coherent HyperTransport」をライセンスすることで、サードパーティがコプロセッサを容易に開発できるようにする。(3)拡張カードからAMD CPUソケット向けパッケージ、AMD CPUへの統合まで、さまざまなレベルでAMDプラットフォームにコプロセッサを統合できるようにする。(4)コプロセッサ
多和田新也のニューアイテム診断室 - DDR2対応のSocket AM2版Athlon 64
まず、DDR2 SDRAMへの対応は、今回もっとも重要なトピックといえる。K8のアーキテクチャはCPU内にメモリコントローラを搭載することで、メモリのレイテンシを極力下げる方向性で設計されている。だがこれは、対応メモリを変更する際に、CPUの再設計が必要になるということにもなり、これはK8登場時からデメリットとして指摘されてきた点だ。 実際、Intelはおよそ2年前の2004年6月22日に発表したIntel 925X/915チップセットにおいて早々にDDR2へ移行していたことを考えると、かなり遅れた印象は感じる。 また、2005年秋ごろからDDRとDDR2の価格差が急激に縮まっており、もう半年早い投入であったなら印象も違ったのではないかと思う。もっとも、この価格差の縮小が安定していることで価格面の心配なくDDR2を選択肢として加えられる状況になっており、このタイミングでの登場は、あながち遅
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【イベントレポート】 【Hot Chips 23レポート】 激変するメニーコア時代のDRAMアーキテクチャ
【後藤弘茂のWeekly海外ニュース】 2010年代の100コアCPU時代に向けて走るCPUメーカー
「タイトル未定」というタイトル - FC2 BLOG パスワード認証