FPGAとVHDLのTips
これは私がFPGAやVHDLを使っていろいろと試した他愛もない実験の結果です。以下の文章は無保証です。 Topics 平成14年春 情報処理テクニカルエンジニア(エンベデッドシステム)午前第12問を検証 ModelSIMの使い方 IEEE1284インタフェース(VHDL VirtexE) クロックの逓倍と分周 CLKDLLのいろいろな使い方を実験しました。(SpartanII) ブロックRAM ブロックRAMのいろいろな実装方法を実験しました。(SpartanII) IEEE1284インタフェース(第2ラウンド) IEEE1284をFPGAで実現しよう(VHDL VirtexE) XILINX FPGAのコンフィグ方法 (EZ-USB FX2でSpartanIIをコンフィグ)NEW!デザインウェーブマガジン2005年1月号基板を使う 私の書いた記事の解説や、BSCANコンポーネントの使い方
電気回路/HDL/ISim によるテストの自動化を考える
テスト駆動開発 † ソフトウェア開発で最近はやりの手法として、 テスト駆動開発(TDD: test-driven development)というのがあります。 Xilinx WebPack の ISim を使って Verilog による回路設計で テスト駆動開発をやりたいというのがこの記事の趣旨になります。 背景 † ソフトでも、回路でも、プロジェクトが大きくなり複雑になると、 コードの一部を修正したことが思ってもみない部分に波及して、 新しいバグを生んでしまう（デグレードしてしまう）不幸が頻繁に起こります。 かといって、「動いているコードを変更するなんて愚の骨頂」 などという旧態依然とした態度でいると、 バグつぶしや新機能の導入のたびに場当たり的なつぎはぎが行われ、 コードの見通しが悪くなったり、 構造的なゆがみが蓄積してして、結局どこかで破綻をきたします。 そこで、コードに加えた変更が
ちょっとだけ役に立った裏技
仕事に関連して、質問を受けたり、自分で悩んだりしたネタを放り込んであります。 きっと、どなたでも御存知の情報なんでしょうけど... ホントかどうかは...御自分で勉強してください ^_^; 達人の方々の御指南をいただけると有難いです。 noboshemon 目次へ HDL 符号付き乗算はどう記述するの ? (2006-12-28) SystemVerilog や VHDL では、符号付きの乗算は、 乗数に signed を指定しておけば適当にやってくれる...と思う。 しかし、そうも行かない世界で仕事をすることが多いもので、 毎度、符号付き乗算器をどう記述したものか悩んでしまう。 1990 年代には、乗算器は論理合成で作るものではなかったので、 こんな悩みはあまり無かったのだが、 -- マクロ乗算器のシミュレーションモデルがあれば...
初めてでも使えるVHDL文法ガイド ―― 記述スタイル編
VHDLは，もともと米国防総省がハードウェア仕様記述言語として用意したもので，Verilog HDLに比べて「重い文法」になっています．ただし，論理合成可能な回路記述や，シミュレーションのための記述に限れば，それほど差はありません．概念上よく似た部分も多数あります．ここではVHDLの記述スタイルについて解説します．（編集部） 1. 基本構造 ● VHDL記述の基本構造はentityとarchitecture 図1に示すように，VHDLの基本構造は， パッケージ呼び出し エンティティ（entity） アーキテクチャ（architecture） からなります．この構造で，回路記述やシミュレーション記述を行います． 図1 VHDL記述のブロック構造 パッケージ呼び出しとは，各種演算子や関数などを定義した「パッケージ」を呼び出す部分です．実設計上，各ブロックの記述の先頭でかならず呼び出します．すべ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
FGA: Arithmetic and logical shifts and rotates are done with functions in VHDL, not operators.
AMD Technical Information Portal
ModelSim Student Edition Unavailable
AMD Customer Community
