【後藤弘茂のWeekly海外ニュース】メモリ帯域をセーブするLarrabeeアーキテクチャ●演算はコストが安いが帯域はコストが高い CPUコア数はムーアの法則に従って増えつつあり、45nmプロセスのサーバーでは、CPUコアの大きなIntel CPUでもネイティブ8コアに到達する。PC&サーバー向けの大型CPUコアでも10コア越えは目前で、CPUコアがより小型な「Larrabee(ララビ)」では16コアに達すると言われている。Larrabeeタイプのプロセッサが世代毎にCPUコア数を増やすと、24コア32コアはすぐにやってくる。 こうしたメニイコア時代のCPUの最大の問題の1つは、外部メモリバスと、オンチップインターコネクト、そしてメモリ階層の構成。この3つは密接に絡み合ってプロセッサの設計に大きな影響を与える。そして、今までのCPUでの手法は、メニイコアでは通じない。コアが数個の時と同じインターコネクトとメモリの構成では、数十個のコアを効率よく接続して動作させることができないか
