インテル、世界最小のPC用マザーボードをIDFで披露
Intelは上海で開催されているIntel Developers Forum（IDF）において、同社が世界最小だと目するPC用マザーボードを披露した。PCの主要回路を構成することになるこのマザーボードは、2009から2010年の間に登場する「Moorestown」という同社の次世代モバイルインターネットデバイス（MID）プラットフォームに採用される予定だ。 Intelのウルトラモビリティグループのシニアバイスプレジデント兼ゼネラルマネージャーを務めるAnand Chandrasekher氏は現地時間4月2日、IDFの基調講演で「われわれのエンジニアたちはMoorestownに懸命に取り組んできている」と述べるとともに、「プラットフォーム設計チームは、素晴らしいインターネットエクスペリエンスをモバイル機器にもたらすことができるよう、完璧なPC用マザーボードに現実的に搭載可能な最小の形状を決定
マイクロソフトとインテル、パラレルプロセッシングの新研究で協力
文：Mary Jo Foley（Special to ZDNet.com） 翻訳校正：菊地千枝子 2008-03-19 00:02 今では公然の秘密となっているようだが、MicrosoftとIntelは米国時間3月18日、パラレルプロセッシング（並列処理）の研究活動にさらなる資金を共同で拠出することを発表する予定である。さまざまな業界ニュースで報じられている。 EETimesはこの「Wintel」カップルが、カリフォルニア大学バークレー校における新たなパラレルコンピューティング研究所の資金を援助することを発表する予定であると報じている。一方Microsoft関係者はこの報道を公には認めていないが、同社の広報担当者は、18日の発表が、Microsoftの継続的なマルチコア研究への関心に関係していることは認めた。 Microsoftはマルチコアあるいは並列処理の分野で、独自の研究や商業イニシア
インテルとマイクロソフト、マルチコア研究を共同支援へ
IntelとMicrosoftは米国時間3月18日、プロセッサの変遷に伴い発生する問題への対応を援助するため、多くの科学者たちが参加する大学機関の研究を共同で支援していく意向を表明した。 両社は、カリフォルニア大学バークレー校とイリノイ大学アーバナ・シャンペーン校のパラレルコンピューティング研究センターに対し総額2000万ドルを出資する計画。 PC用プロセッサの速度は長年にわたり上昇を続け、ソフトウェアは容易に性能向上の恩恵を享受することができた。しかし近年、チップ速度は頭打ちの状態となっており、Intelをはじめ企業らは複数のプロセッシングコアを1つのチップに搭載することに取り組んでいる。 コアの数が多ければその分性能は向上するが、複数のコアの能力を十分活用するには、タスクを分割して並列処理を実行できるようソフトウェアを記述し直す必要がある。大きな技術的課題だ。 IntelフェローのSh
インテル、「Moorestown」で携帯電話市場参入に向けてプッシュ
2009年〜2010年に投入を予定しているチップであるにもかかわらず、Intelの幹部は「Moorestown」（開発コード名）についてよく言及している。Moorestownは「広範な」モバイル市場における同社の唯一かつ最大のプッシュであることを考えると、過度な強調も納得できる。 Intelが先日開催したカンファレンスで、最高経営責任者（CEO）のPaul Otellini氏をはじめとした同社幹部は、Moorestownをよく口にした。なぜか？最初の理由は、MoorestownはIntelのシステムオンチップのショーケースとなるからだ。システムオンチップは、CPU、グラフィック技術、メモリコントローラを単一のダイに載せたもので、他のシリコンに組み合わされる。2番目の理由として、MoorestownはIntelにとって、携帯電話市場に向けた唯一の参入ポイントとなる可能性が高いためだ。Inte
インテル、新しいグラフィックチップ「Larrabee」の追加情報を公開
Intelは米国時間3月17日、未来のグラフィックチップに関する追加の情報を公開したが、同社の未開拓分野への進出をめぐるいくつかの質問はまだ答えられないままだ。 2009年または2010年に発売が予定されている「メニーコア」のグラフィックプロセッサ「Larrabee」では設計の一部にまったく新しいベクトル処理命令のセットが搭載されると、Intelのデジタルエンタープライズグループのシニアバイスプレジデント兼共同ゼネラルマネージャーであるPat Gelsingerは述べた。ベクトル処理命令はグラフィックスやビデオアプリケーションのパフォーマンスを向上させるために使用される。読者は「SSE4」など、従来のベクトル処理命令の実装品について聞いたことがあるかもしれない。 これらの新しい命令とLarrabeeが持つx86命令セットとの互換性によって、ソフトウェア開発者はさらに仕事がやりやすくなるだろ
マイクロソフトとインテル、マルチコア用プログラミングで共同研究イニシアチブ発足へ
MicrosoftとIntelは米国時間3月18日、マルチコアプロセッサ用プログラミングを対象とした共同研究イニシアチブを発足させる。 PC業界の大手2社は、今回の共同事業について発表するため電話会議を開くことを報道各社に対し通知した。 The Wall Street Journalは17日、同事業はマルチコアプログラミングに特化したものであり、研究作業の大半はカリフォルニア大学バークレー校で実施されることになると報じた。 2つ以上の処理ユニットまたはコアを持つプロセッサが登場し、今やそれらが主流となっていることから、より詳細な調査が求められるに至った。複数のコアを持つプロセッサの場合、チップ設計者はプロセッサのクロックスピードを上げる方法よりも消費電力の面でより効率的にマシンの処理能力を向上させることができる。 だが、マルチコアテクノロジは、ハードウェアとソフトウェアのプロバイダー双方に
6コア、8コアへ向かうインテルの2008年 － ＠IT
2008/03/19 インテルは2008年後半に6コアのプロセッサ「Dunnington」（開発コード名）を投入する予定だ。さらに2008年第4四半期には最大8コアをサポートする新しいプロセッサのアーキテクチャを発表する予定で、コア数の拡大が続く。 Dunningtonはサーバ向けプロセッサ「Xeon」のハイエンドタイプで、7000系の新製品となる。45ナノメートル（nm）High-kでの開発で、19億個のトランジスタを搭載。新しく開発するインテルの仮想化技術にも対応させる。インテルが示した資料によるとシングルコア時代のXeonは性能の伸びが低調だが、2005年末のデュアルコアXeon投入以降、性能の成長率が上昇。45nmの開発プロセスを採用したクアッドコアXeonは、アイドル時の消費電力が65nmと比べて3分の1になるなど、電力効率も高めている。 インテルはコア数を今後も増やす考えで、2
インテル、2007年の10大ニュース ― ＠IT
2007/12/10 「一番ハイライトしたいのは45ナノHi-kプロセスを採用した製品の発表だ」。インテルの代表取締役共同社長 吉田和正氏は12月10日会見し、2007年のインテルの活動をこう振り返った。2008年も45ナノの開発プロセスを採用したプロセッサを順次投入するという。 45ナノHi-k開発プロセス以外の“インテル10大ニュース”は以下。 45ナノHi-k開発プロセスはトランジスタの集積度を従来の2倍に向上。トランジスタ・スイッチングの速度を20％向上させながらも、スイッチングの電力は約30％、リーク電力を10分の1に削減するなど「高い性能と電力効率を実現した“エコ・プロセッサ”の製造が可能になる」（吉田氏）。インテルは11月に45ナノプロセスで開発した初めてのプロセッサ「Xeon 5400番台」「Core 2 Extreme QX9650」などを発表した。 2008年は、モバイ
インテル、国内でもPenrynを発表--2008年はメインストリームPCやノートPCも45nmに
印刷する メールで送る テキスト HTML 電子書籍 PDF ダウンロード テキスト 電子書籍 PDF クリップした記事をMyページから読むことができます インテルは11月13日、45ナノメートルプロセスで製造された新たなプロセッサ16製品を発表した。開発コード名「Penryn」とされていたもので、今回発表されたのは、サーバおよびワークステーション用の「クアッドコア インテル Xeon プロセッサ 5400番台」12製品および「デュアルコア インテル Xeon プロセッサ 5200番台」3製品と、ハイエンドPC向けの「インテル Core 2 Extremeプロセッサ QX9650番台」1製品だ。 インテルでは、「チックタック戦略」として、新しいプロセス技術とマイクロアーキテクチャを毎年交互に発表している。プロセス技術では、1999年に180ナノ、2001年に130ナノ、2003年に90ナノ
インテルが新Xeonプロセサ群を出荷開始、電力当たり処理性能は最大38％向上
インテルは11月13日、サーバー/ワークステーション向けクアッドコア・プロセサ「Xeon 5400番台」の出荷を順次開始した（写真1）。最大の特徴は、半導体の製造プロセス・ルールを従来の65nmから45nmに微細化したこと。これにより処理性能の向上と消費電力の削減を狙った。前世代のプロセサ「Xeon 5300番台」と比較して、電力当たりの処理性能を最大38％改善したという。 5400番台は動作周波数（2G～3.2GHz）に応じて12種類用意する。ハイエンドの製品は「X5482」で、3.2GHzで動作。定格消費電力は150W。価格は15万 610円（1000個受注時）である。出荷は今日から45日以内としている。5400番台ではシステム・バスの速度を改善し、最大で1600MHzにした。以前の5300番台は最大1333MHzだった。L2キャッシュについても8MBから12MBに増加させた（Xeon
初の45ナノCPU「Core 2 Extreme QX9650」が発売に、初日は争奪戦の様相 | パソコン | マイコミジャーナル
Intelから正式発表されたばかりの45nmプロセスCPU「Core 2 Extreme QX9650」が早くも発売となった。日本法人からのアナウンスはまだないが、秋葉原の複数のショップで入荷が確認されており、完売となる店も出ている。価格は13万円〜13万5,000円前後。 初の45nmプロセッサ「Core 2 Extreme QX9650」。製品パッケージはExtremeらしくブラックカラー 「Core 2 Extreme QX9650」は、コードネーム「Yorkfield」と呼ばれていた45nmプロセス世代のクワッドコアCPU。このQX9650は従来の「QX6850」に代わるハイエンド製品として登場しており、動作クロック(3.0GHz)とFSB(1,333MHz)に変わりはないが、L2キャッシュが12MBと50%増加している。新しい拡張命令セット「SSE4」をサポートしているのも特徴
「ムーアの法則」に続くインテル「チックタックモデル」とは？ － ＠IT
2007/09/28 インテルは9月28日会見し、11月に出荷開始する予定の新クアッドコアプロセッサ「Xeon 5400番台」をデモンストレーションした。今後10～15年でムーアの法則が限界を迎えるとの指摘もある中、インテルは最近、チックタックモデルと呼ぶ新しいプロセッサの開発モデルを採用している。会見した米インテルの上席副社長 パット・ゲルシンガー（Patrick P. Gelsinger）氏はチックタックモデルに基づく、今後のロードマップを明らかにした。 チックタックモデルとは、CPUの製造プロセスとアーキテクチャを1年ごとに交互に進化させていくモデル。2007年は45ナノの開発プロセスで製造するプロセッサファミリ「Penryn」（コード名）を導入。アーキテクチャは従来の「インテル Core マイクロアーキテクチャー」を採用する。2008年は、開発プロセスは45ナノのままだが、アーキテ
【IDF 2007 Fall】インテル、2008年のCPUのロードマップを明らかに
2008年に登場する新しいアーキテクチャーを採用するCPU「Nehalem」。ニーズに合わせて搭載する機能を変えることができる 2007年9月18日（米国時間）、米インテルが主催する開発者向け会議「Intel Developer Forum（IDF）」が始まった。初日、基調講演で登壇したのは米インテル社長兼CEOのポール・オッテリーニ氏。同氏は「先端から主流へ（Extreme to Mainstream）」というテーマで講演。モバイルやゲームといった当初は非常に小さいと考えられていたパソコンのマーケットが、どうして大きな市場になり得たのかを、同社のCPU技術の進歩を振り返りながら説明した。 同氏は冒頭で、「イノベーションこそが我々の今日の世界を作って来た」と語り、その一つの形として2007年11月に投入する新しいCPU「Penryn（ペンリン、開発コード）」を取り上げた。Penrynは、4
Intel、次期CPU「Penryn」の詳細公開 | スラド
Intelが、Core 2シリーズの後継となる次期CPU「Penryn」の詳細を公開したとのこと。Coreマイクロアーキテクチャをベースにキャッシュ容量を6MBに増やし、新命令セット「SSE4」を実装する。 製造プロセスはx86 CPUとして初の45nmプロセス。SSE4命令の実装によってデジタルメディアおよび3Dグラフィックスでの処理速度の向上を図る。また 128bit長の命令を1クロックで実行可能とし、SSE2/3/4命令を従来の約2倍の速度で実行できるとのこと。コアクロック、内部PLL、L1キャッシュ、L2キャッシュをすべてOFFにするDeep Power Down や、片方のコアをOFFにしてもう片方のコアをTDP範囲内でオーバークロックさせることでシングルスレッドの実行性能を向上させるEnhanced Dynamic Accelerationも実装されている。
IBMとIntel，サーバー向け仮想化技術の導入推進で協力
米IBMと米Intelが米国時間12月14日，マルチ・プロセサ・サーバーに関する仮想化技術導入の推進活動を共同展開すると発表した。両社は共同で，仮想化システム用のベンチマーク・テストや，必要な仮想化システムの規模を予測するツールなどを提供していく。 この推進活動の目的について，両社は「ITマネージャによる企業データ・センター向け仮想化システムの選定，導入，計測を支援する」としている。 両社は仮想化システム用のベンチマーク・テスト「vConsolidate」を開発した。Intel製プロセサを搭載する「IBM System x」サーバー上で動き，データベースやメール，Web，Javaなどの処理を実行することで，典型的な負荷をシミュレートするという。 また両社は，米VMwareのインフラ仮想化ソフトウエア・スイート「VMware Infrastructure」を対象として，適切なシステム規模を予
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Intel unveils 16 new 45nm processors
Engadget | Technology News & Reviews