タイミング編
テレビ、カーナビゲーションシステム、携帯電話などをはじめとするデジタル家電ではDDR2メモリーが採用され、高速化、大容量化、低電圧化が進んでいます。 DDRメモリーを採用した場合、設計課題としてテーマアップされる事といえば、『基板上を走る高速デジタル信号の品質確保』です。 DDR2メモリーインタフェースでは、パラレル伝送による信号の処理が行われます。そのため、メモリーコントロールICは複数の信号をメモリーICと送信／受信する必要があり、送受信のタイミングを刻むクロックと各制御信号・データバス・アドレスバスとの位相合わせ（信号のタイミング制御）が必要不可欠です。 基板上の配線設計でもパラレル伝送線路を等長に配線するなど、基板上で位相ずれを少なくする対策が見受けられるようになってきました。 図. 最近の画像処理ボードでよく見られるようになった等長配線 メモリーコントロールICとメモリーの間には
東京でスタートアップイベントに参加して感じた事 デザイン会社 ビートラックス: ブログ
6月の第二週に1週間程日本出張があり日程的にも都合が良かったので、Startup Dating主催のイベント「ウェブ大手出身CEOのスタートアップ方法」にゲスト審査員として参加させて頂いた。 普段よりサンフランシスコ界隈を中心に様々なスタートアップ系のイベント、セミナー、ネットワークパーティー等に出向き、今月の28日には自社で運営する、Japan Nightも開催予定であるが、日本のスタートアップ系イベントに参加するのはこれが始めて。アメリカを出る前に日本から来ているインターン生曰く、”このイベントヤバいっすよ。めっちゃ行きたかったー!” との事。 そして当日参加して感じた事それは日本とアメリカではスタートアップを取り巻く環境や人々マーケット等々があまりにも違う。以前より多くのベンチャー系の日本の若者が”いつかはシリコンバレーに行きたいんです”と言うが、日本で働いた事の無い僕としてはイマイ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
