QNX、車載システム向けOS「QNX OS for Automotive Safety」の発売を開始
レポート QNX、車載システム向けOS「QNX OS for Automotive Safety」の発売を開始 加QNX Software Systemは2014年6月に「QNX OS for Automotive Safety 1.0」を発表したが、この製品が11月7日に発売開始された。これに併せて同日、都内でこの詳細についての説明会が開催されたので、その内容をお届けしたい。 まず説明に立ったのは中鉢善樹氏(Photo01)である。まず氏は、最近のトレンドを紹介しながら(Photo02)、そうしたトレンドを実現するためのシステムにはFunctional Safetyが必要であり、このためには認証取得が重要であることを説明した(Photo03)。
組み込み分野にコンピュータビジョンの恩恵を - CEVA
CEVAは8月7日、都内で「CEVAコンピュータビジョン&CEVAイメージエンハンスメントデイ」と題した会見を開き、同画像処理に特化したDSP製品の戦略などの説明を行った。 同社は各種アプリケーションに特化する形でDSPのIPをライセンス販売してきたが、2013年8月5日(米国時間)にはイメージ&ビジョン・プラットフォーム「CEVA-MM3000」向けアプリケーション開発キット(ADK)を発表するなど、コンピュータビジョン(CV)分野に向けた対応強化を進めている。 カメラで撮影された画像情報をリアルタイムで処理し、さまざまな付加価値をそこに加えるコンピュータビジョンは、現在、さまざまな分野で活用されるようになってきた。 しかし、放送業界など、従来より映像を活用する分野が中心となって普及が進んできたが、それ以外の、例えば産業機器や自動車分野などでは「ようやく使えるようになってきた」(同社日本
Xilinx、1GHz動作を実現したAll Programmable SoC「Zynq-7000」を発表
Xilinx、1GHz動作を実現したAll Programmable SoC「Zynq-7000」を発表 Xilinxは8月8日(米国時間)、同社のAll Programmable SoC「Zynq-7000」の最大処理性能を1GHzに引き上げたこと、および小型のフォームファクタパッケージの提供を発表した。 「Zynq-7000」ファミリは、ハードウェア、ソフトウェア、I/Oが密接に統合されたAll Programmableデバイスファミリで、医療や航空宇宙/防衛の市場で採用される数多くの高性能な画像およびグラフィックス処理アプリケーション、有線/無線機器を対象とした演算負荷の高いシステムなどに適していると同社では説明している。 最大規模に該当する2つのZynq-7000デバイスの初期仕様と比較して25%の動作周波数の増加となる1GHz駆動によって、同ファミリはこれまで予想されてきた以上に
10歳上は乗り越えなきゃいけない壁 - グリー CTO 藤本氏(後編)
前回に続き今回も、グリー CTOの藤本真樹氏の話を基に生涯エンジニアへの道を探っていく。 前回は、藤本氏の学生時代の活動内容やPHPコミュニティに参加した経緯などを紹介したうえで、当時の活動がソフトウェアエンジニアとしてのスキルアップに大きく貢献したという話をお伝えした。続いて藤本氏には、同じように飛躍を遂げようと努力している若手エンジニアへのアドバイスをお願いしたので、今回はその内容を紹介する。 関連インタビュー 【インタビュー】言語は思考にも影響を及ぼす、だからRuby開発を選んだ--まつもとゆきひろ氏 【インタビュー】Rubyが大きくなれたのは、私に隙があるからかな - まつもと氏(後編) 【インタビュー】PHPでの活動がなければ今日の私はない - グリー CTO 藤本真樹氏 ――前回、AquaやPHPコミュニティでの活動を通じて飛躍的にスキルアップしたというお話を伺いました。同じよ
【レポート】メモリ技術解説(4) パケット方式を採用、Direct RDRAM | ネット | マイナビニュース
○Direct RDRAM Direct RDRAMは「Direct Rambus」と呼ばれるパケット方式の外部インタフェースを採用したDRAMである。SDRAMでは基本的にRAS、CAS、データラインの3つの信号を制御することでアドレッシングが行なわれるが、Direct RDRAMではこの3つをロウパケット、カラムパケット、データパケットとして、コマンドおよびデータのやりとりを実現している。このパケット化は、少ないポートでデータ幅を拡張できるというメリットがある。 次の図のように、SDRAMではデータ幅が固定されているため、1つのメモリモジュールであるDIMM上のチップ毎にデータラインが存在し、これを合わせて64ビットまたは128ビットのデータバスを構成している。またコントローラ側から見ると、制御ラインもDIMM毎に用意する必要がある。 SDRAMの信号ライン 一方、Direct RDR
【レポート】メモリ技術解説(3) DDR IからDDR IIへ、DDR-SDRAM | ネット | マイナビニュース
○DDR-SDRAM 「SDRAMをもっと高速に」という要求は当然のごとく生まれたが、半導体プロセスは急速には進歩しない。そこで考え出されたのが「DDR-SDRAM(Double Data Rate SDRAM)」である。 現状の半導体プロセスでは、DRAM内部の動作クロックは100MHz程度が限界である。SDRAMはこの内部動作クロックにインタフェースの動作クロックを併せたものであるが、データのやりとりを行なうインタフェース部分は、ラッチとバッファで構成されるだけなので高速動作が可能である。DDR-SDRAMはこの考えをもとに、内部速度はそのままでインタフェースの動作クロックを向上させたものである。 DDR-SDRAMは、すでに販売されている第一世代のDDR Iと2003年より販売が開始される第2世代のDDR IIがある。 ・DDR I DDR-SDRAMの大きな特徴として挙げられるのは
【レポート】メモリ技術解説(2) 同期動作で高速化、SDRAM | ネット | マイナビニュース
次に記憶の保持であるが、DRAMはその構造上、キャパシタに蓄えた電荷が自然に消滅してしまうという弱点がある。次の図はDRAMのセルのFET(MOSFET)を詳しく表したものである。 電荷のリーク MOSFETはGNDに接続されたP型半導体をベースに、ソース、ドレインにあたるN型半導体、ゲートにあたる酸化膜により構成されているが、N型半導体に存在する電荷はP型半導体に接続されたGNDに微小ながら流れ出してしまう(放電する)という特性がある。したがってキャパシタの端子間電圧は徐々に低下してしまう。そのためDRAMでは記憶を保持するためにリフレッシュというキャパシタの端子間電圧を復帰させる作業を定期的に行なってやる必要がある。 リフレッシュは前述のリード動作の1.から4.と同じ処理で行なわれる。非同期DRAMは次のインタフェースで構成される。 非同期DRAMのインタフェース(2M×8ビット＝16
【レポート】メモリ技術解説(1) メモリの基本、SRAM/DRAM | ネット | マイナビニュース
マイクロプロセッサは相変わらず、ほぼムーアの法則通りに18カ月で2倍の処理能力向上を実現しており、これが我々のパソコンの利用環境をより簡易で無駄の無いものに引き上げてくれている。ただ、マイクロプロセッサだけがいくら進化しても、コンピュータとしてのトータルパフォーマンスを上げることはできない。コンピュータとしてのトータルパフォーマンスを向上させるためには、メモリの高速化、外部機器とのインタフェースの高速化、外部機器の処理性能の向上などが必要である。 その中で特に重要なのが、メモリ(RAM)の高速化である。パソコンなどの情報処理装置の場合は、補助記憶装置からOSや各種のプログラムをメインメモリにロードし、そこから命令をマイクロプロセッサに渡すことで処理が実行されるわけであるから、いくらマイクロプロセッサが高速であっても、メモリが遅くては一向に処理は進まない。また現在のように、仮想記憶によるマル
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
