USB JTAG でXilinx FGPAのプログラムをする方法についての考察
FPGAというと、ALTERAよりもXilinxに慣れているわたしですが、Xilinx FPGAのフィールドでのre-programがいまいちめんどくさいように思っています． もちろん、このようなUSB→JTAG変換回路が売られていて、それを買えばJTAG経由でre-programできるようにXilinxが用意してくれています．ただ、フィールドにいつもコレを持ち歩くの？っていう不満がマグマのように溜まりそうに思います． USBからre-programしたい けれど、量産基板でUSBコネクタからre-programしたいという要望があると、この回路をコピーするのは至難です．Xilinxが回路を公開している事例はあるけど（SP605で公開）、Xilinxは中身のlogicとfirmwareを公開してないんです． 写真には２つのchipが見えますけど、大きい方が昨今わたしが弄って遊んでいたEZ-
Xilinx書き込みケーブルを自作 - ele-diary 趣味の電子工作ブログ
XilinxのFPGAの開発環境を個人で揃えようとすると、プログラマが結構高かったりします。 そこで自作することにしました。FTDIチップを使ったものだと、比較的安価に揃えることができます。 回路はこんな感じで、秋月のFTDI変換ボードに直結です。 本当は100ΩくらいのRを入れた方がいいはずですが、手元に無かったので(^^;ここではダイレクトに行きます。 ソフトの方は、xc3sprogを使いました。FTDIチップをJTAGとして扱えるものはいろいろあるのですが、 環境としてubuntuで動くものが欲しかったので。 コンパイルは、libftdiを入れていけばすんなり make installでいけるようです。 はまったのはここから。ISEでふつうにbitファイルを生成します。MCSファイルではどうも私の環境ではうまくいきませんでした。 FPGAには書きこみできますが、どうしてもフラッシュメ
JTAGkey cloneの製作
FT2232L を使った openocd のライタ＆デバッガ。... だがどっちかっつーと今回はハンダ付けまわりの話だけ。 使う話は以下次号。 回路図と秋月C基板上のパーツ配置: jtagkeyc-sch-2.pdf なお容量未記入の C は全て 0.1uF 特徴としては ターゲットの 1.8V対応 (ターゲットVcc = 1.65〜5.5V)。 ターゲットへの 3.3V の供給を選択可。3.3V以外の時はターゲットから Vcc 供給。 EEPROM 載っけてないので PID は JTAGkey と異なり、FT2232 デフォルトの 0x6010 のまま。 合わせとかないと amtsvfplayer 等は使えないんだろうけど、いいや。 くらい。 JTAGkey-Tiny が Vcc=2.8-5V てのはともかく、JTAGkey の Vcc=1.4-5V はどうやって実装してんだろう。 1
Xilinxダウンロードケーブルを作ろう
Xilinxダウンロードケーブルを作ろう はじめてのPCB製作練習編 はじめに XilinxCPLDボードの製作では、CPLDの書き込みにHuMANDATA製のダウンロードケーブルを使用していました。このボードは頑丈にできているので、予備のダウンロードケーブルを製作する必要はないのですが、回路が簡単で動作確認が容易という理由からPCB製作の練習にとりあげてみました。 回路は簡単 Xilinxのサイトをみると、ココとかココ(PDF)とかにパラレルダウンロードケーブルの回路図があります。回路自体は簡単なので、ユニバーサル基板で製作するとすぐにできる程度のものです。D-SUB25ピンのケーブルとJTAGと接続するケーブルを作るほうが面倒かもしれません。これをあえてPCBで作るわけです。 回路図ではダイオードに1N5817をつかっていますが、今回は替わりに１S1588を使います。74HC125は配
ISEでNgdBuild:770というエラーが出る - HongoWiki
このページは研究室でVHDLを書いている後輩がハマった問題に対する答えを、 どなたかの役に立つかもしれないと思ってまとめ直したものです。 全体的にクオリティが低いのはご容赦ください。 XilinxのISEでVHDLプロジェクトを作成しているときに、 DCM(digital clocking manager)を用いて、新しい クロックを生成する場合は多くあります。 DCMを使うときに参考になるページは以下の通り(いつも大変参考にさせていただいております)。 Architecture WizardでDCMを作る IBUFGとBUFGの違い Spartan-3A スタータキット ～DCMでクロック生成～ このページのメンテナ 湯浅孝行 ( yuasa _at_mark_ juno.phys.s.u-tokyo.ac.jp ) Maintainer of this page Takayuki Yu
Spartan-3A スタータキット 〜DCMでクロック生成〜
DDR2メモリがうまく動作していない のだけれど，以前も書いたけどやはりクロックが問題な気がする． ということで，DCMを使ったクロック生成をやってみよう． まずDCMについてなのだけど， だいたい想像はつくけど Digital Clock Manager の略だ． なにができるかというと， たとえば基準のクロックから定数倍，定数分割したクロックを生成できる． つまりクロックの逓倍や分周が行える． また，位相を90度ずらしたクロックとかを生成したりできる． さらにフィードバックを利用することで， 配線遅延による位相のズレを補間してクロック生成することもできる． まあクロック周りでやりたいことはたいていできる． DCMについては DesignWave 2005/04 に記事がある． この記事は冒頭部分を上記ページからダウンロードして参照できるのだけど， その記事によれば，DCMはDDR利用時
クロック周りのエラー - 月夜見的な技術日記
ISE10.1より、クロックの配置配線する際に CLOCK_DEDICATED_ROUTE 制約を追加しないとエラーが出る。 クロックかどうかはたぶん論理合成ツールが rising_edge や falling_edge を使っている信号を判別してるんじゃないかと推測。 エラー内容 ERROR:Place:1018 - A clock IOB / clock component pair have been found that are not placed at an optimal clock IOB / clock site pair.いろいろやったところ、どうも process文 にクロックとして使用した場合は 以下のように制約を追加してやる必要がありそう。 設定例（*.ucf）: NET "CAM_PCLK" CLOCK_DEDICATED_ROUTE = FALSE ; それに
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
XILINXのPlatform USBを自分のプログラムからコントロールする - なひたふJTAG日記
電子工作の部屋 FT2232DとXILINX Spartan-3E
グローバルバッファのインスタンシエート
Xilinxカスタマーサポート
初めてのXilinx 失敗編
about VHDL
Xilinx ISEの使い方~基本編~ - PukiWiki
AMD Customer Community
UCFの書き方
Xilinx ISE 14.2 Webpack アンインストール方法 - うだんうだん日記
バッチファイルでISE11を操作して軽快に論理合成 - なひたふJTAG日記