はじめてみよう！テストベンチ ～Verilog-HDL 編～ - 半導体事業 - マクニカ
FPGA 開発においてコンパイルを実行する前に、作成した論理回路 (デザイン) が期待通りの動作になっているかを確認することは 重要なことです。 ハードウェア言語 (HDL) による設計が主流である現在では、論理シミュレーションも言語でおこないます。 シミュレーションには入力パターン情報が欠かせませんが、その入力パターンも設計者が HDL で記述し、それを "テストベンチ" と呼んでいます。 はじめてみよう！テストベンチ ここでは、テストベンチの超基本的な記述について紹介します。 モジュールの書式 Verilog-HDL の場合、テストベンチを作成する時もデザインを作成するときと同じように module <モジュール名> から始めます。しかし、一般的にテストベンチには入出力ポートが存在しないため、モジュール名の後にポート・リストを記述する必要はありません。また、入出力ポートの宣言も必要あり
All of SystemVerilog
このサイトでは、SystemVerilog に関する情報を提供します。 メインの管理人は、Hatenaブログ ： ＠Vengineerの戯言 です。 SIEMENS (旧Mentor Graphics)のModelSim/QuestaSimのOEM版 (Intel/Microsemi) SystemVerilog/VHDL/SystemCの混在シミュレーションもできるものもあります Xilinx xsim SystemVerilog (DPI-Cを含む) Verilator Systemverilog では、DPI-C task export はサポートしていません SystemC も使えます
HDL設計入門: SystemC/Verilog-HDL/Verilog-AMS/VHDL構文とシステムLSI設計
半導体集積回路LSI(Large Scale Integration Circuit)は産業の米とも呼ばれ、多くの電子機器の小型化、高性能化に貢献しています。LSIの大規模化に従って、従来、CPUを含めた複数のLSIで実現していたシステムを、１つのチップ上に実現できるようになり、このようなCPUを含めた大規模なLSIは、システムLSIやSoC(System on Chip)とも呼ばれます。システムLSIによって、携帯電話のような小型で高機能な電子機器の開発が可能になりました。 LSIは産業の米 システムLSIの設計開発は、アルゴリズム設計、アーキテクチャ設計、動作設計、RTL設計、テスト容易化設計、レイアウト設計などのいくつかの複雑な設計工程を経て行われます。LSIの設計に必要なコンピュータによる設計自動化環境はEDA(Electronics Design Automation)と呼
ためになるホームページ
当サイト「ためになるホームページ」は、UNIX環境上での言語のサンプル・記述方法を紹介しています。誤記等がございましたら、こちらまでご連絡下さい。
さらに分かっておきたいトランジスタの種類 − ＠IT MONOist
組み込みソフトウェア／ハードウェア開発における技術力の向上、改善・最適化などを幅広く支援する“組み込み開発エキスパート”のための情報フォーラム
Massive Casinos In The World!
Casinos are the favorite places for gamblers established near tourist attractions such as resorts, hotels, restaurants, retail shopping malls, cruise ships, houseboats, etc. The casino industry has come up with every possible creative way to make the business successful. Casinos are themed uniquely with many concepts like interiors, bonuses, free spins, opportunities to players, etc. Casinos can i
v2html - verilog to html converter
To get e-mail when I update v2html, enter your address and click "Add Me" (over 560 people already have). v2html is a free perl script that converts verilog designs into webpages. Once converted the webpages can be opened directly in a browser (using File->Open), or placed on a webserver. The webpages contain: The verilog with colour coded keywords, comments, signals etc. The colour coding lets yo
http://www.ice.gunma-ct.ac.jp/~kimsyn/verilog/FreeSim/Cver/cver110g.html
Verilog Simulator "GPL Cver" バージョン Cver-1.10g 実行環境として cygwin のサポートが開始されました 入手からWindowsへのインストールまで （Windows98SE / WindowsXP Homeにて動作確認） 最終更新日 2004年4月1日 目次 GPL Cverとは コンピュータ環境 cygwinのインストール GPL Cverのソース･ファイルの入手方法 ファイルの解凍 再コンパイル パスの設定 実行テスト シミュレーションの実行 チップス 1. ＧＰＬ Ｃｖｅｒとは Verilogシミュレータ ＧＰＬ Ｃｖｅｒは，Cadence Design Ｓystems社によって買収される前のAntrim Design Systems社によるＣｖｅｒの最終リリースで，IEEE-1995をフル実装しており，さらにＶｅｒｉｌｏｇ-2001の幾
Verilog
// Verilog-HDL の Module の説明 // {} は必要に応じて記入することを示す。必要でない場合は記述することはいらない。 // <> はバスの情報やビット幅の定義をする場合に必要である。 {`timescale 単位 / 精度} {`include "ファイル名"} {`define マクロ名 値} module モジュール名<(ポート名,{ポート名})>; {input <[ビット幅]> ポート名,{ポート名};} {output <[ビット幅]> ポート名,{ポート名};} {inout <[ビット幅]> ポート名,{ポート名};} // オブジェクト宣言 {reg <[ビット幅]> レジスタ名,{レジスタ名};} // 記憶素子 {reg [ビット幅] メモリ名[アドレ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
My Ideas on Verification
automatic for Verilog & RtlTree - Automatic generator for Verilog HDL (upgraded) & RtlTree : vim online
Better Syntax Highlighting in SytemVerilog OVM / URM
さらに分かっておきたいトランジスタの種類 − ＠IT MONOist
デザインウェーブマガジンのホームページ
http://www.ne.jp/asahi/noboshemon/memo/gplcver-1.10-cygwin.txt
http://b-bream.skr.jp/slackware/iverilog.html