TI、ギガビットEthernet向けSerDes「TLK1221」を発売 - 消費電力は200mW | エンタープライズ | マイコミジャーナル
Texas Instruments(TI)は、シングルチャネルのギガビットEthernet向けSerDes(シリアライザ/デシリアライザ)「TLK1221」を発売した。外形寸法は6mm×6mm、チャネルあたりの消費電力は200mWと小型で低消費電力であることが特徴。 ギガビットEthernet向けSerDes「TLK1221」 SerDesは、パラレルインタフェース上のデータとタイミング情報(クロック)をEthernetなどのシリアルインタフェース向けに合成したり、再び分離する際に用いる。本製品は、ギガビットEthernet、CPRI(Common Public Radio Interface)を含む600Mbps〜1.3Gbpsのデータ転送速度に対応している。データとタイミング情報の合成や分離には、8b/10b符号方式を用いている。 本製品は、10ビットインタフェースをサポートしている。
コネクティビティ
AMD は、FPGA ロジック内の異なる IP ブロックを接続するために複数の IP ソリューションを提供しています。外部インターフェイスにはさまざまなプロトコルがありますが、AMD は AXI4 プロトコルを使用して IP インターコネクトを標準化しています。 データ転送には、AXI Memory Mapped インターフェイスと AXI Stream インターフェイスの両方を使用できます。AXI Memory Mapped は、アドレスと制御を分離して送信する場合に使用され、それぞれ独自の AXI バスで送信されます。 AXI Stream は、バースト制限なしの高速データ転送に使用され、アドレスと制御を分離しない AXI バスで送信されます。 AXI SmartConnect AXI Memory Mapped や AXI Lite インターフェイスを接続するための最新の高速ソリュー
TLK3134 のデータシート、製品情報、およびサポート | TI.com
Protocols Catalog Rating Catalog Operating temperature range (°C) -40 to 85 Four-Channel 600Mbps to 3.75Gbps Multi-Rate Transceiver Supports 10GbE (XAUI), 1X/2X/10X Fibre Channel (FC), CPRI (x1/x2/x4), OBSAI (x1/x2/x4), and 1GbE (1000Base-X) Data Rates Complete IEEE Compliant 10 GbE XGXS (XAUI) Compliant Core and 1000Base-X PCS Support Supports Independent Channel SERDES Operation Modes in 8/10 Bi
Achronix、1.5GHzの内部クロック周波数を実現したFPGAを製品化 | エンタープライズ | マイコミジャーナル
半導体ベンダベンチャーの米Achronix Semiconductorは16日、1.5GHzの内部クロック周波数(Fmax)を実現した「Speedsterファミリ」を製品化、サンプル出荷を開始したことを発表した。価格は参考価格で200ドル程度としている。 内部クロック周波数1.5GHzを実現したFPGA「SPD60」の外観写真(パッケージサイズは45mm×45mmとかなり大きめ) 同ファミリは4種類の製品が予定されており、サンプル出荷を開始したのは、この中で下から2番目となる4万7,040のLUT(Look up Table)を搭載する「SPD60」。20レーンの10.3Gbps SerDesと4つの独立した1066Mbps DDR2/DDR3メモリコントローラを搭載している。製造は台湾のTaiwan Semiconductor Manufacturing(TSMC)が担当。プロセスは65
linear-tech.co.jp/company/news/timelynews/TN013.pdf
ADIのESGへの取り組み このプレスリリースでは、ADIの2022年版環境・社会・ガバナンス（ESG）レポートに焦点を当てます。ADIのソリューションがどのように社会と地球に利益をもたらすか、新たな総取水量原単位目標を導入し、透明で正確な情報開示への取り組みを継続するかをご覧ください。 さらに詳しく
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
4基のSERDESチャネル搭載フィールド・プログラマブル・システム・チップ ＜ラティスセミコンダクター＞
新製品リリース：EMIを低減しコストを節約する、UART/I²C制御チャネルを備えた、プログラム可能なシリアライザ/デシリアライザ
Maxim、低コストでEMIを低減できるプログラマブルSerDesチップセット
EDN Japan
画期的なSERDES対応技術と大幅な生産性向上を実現 HyperLynx 7.7 - Mentor Graphics
SerDesチップセット DS90CR485/486 | 画像・音声用IC | 半導体デバイス | 製品情報 | 製品ナビ powered by INCOM 株式会社インコム
Not Found
高速SerDes内蔵の低価格FPGAをLatticeが発表
ラティスsysHSI SERDESテクノロジ - Japan
LVDS SerDes (シリアライザ/デシリアライザ)製品 - マキシム
日本TIがEPON向けSerDesチップを発売，1.25Gビット/秒と2.5Gビット/秒に対応
Broadcom Inc. | Connecting Everything
非同期回路技術を使ったFPGAを米Achronixが発表，「XilinxやAlteraとは競合しない」
EDN Japan
VCSELとは？ - いちからはじめる光通信入門マニュアル
