ところどころ「VHDLではxxxが同様」と書いてあって、それならVHDLを使った方が良いのだろうかと思ってしまった。。。

masterqmasterq のブックマーク 2020/12/19 20:04

その他

このブックマークにはスターがありません。
最初のスターをつけてみよう!

デザイン向け(論理合成可能)SystemVerilog記述 - Qiita

    ■ はじめに VerilogはSystemVerilogへとアップグレードされ、多くの機能改善と強化がなされた。Verilogでの弱点はSystemVerilogでほぼ解消されたと言っても過言ではない。しかし、検証面での強化、改善が多く、ネ...

    \ コメントが サクサク読める アプリです /

    • App Storeからダウンロード
    • Google Playで手に入れよう