インテル、Google、マイクロソフトらが高速インターコネクトの新規格「Compute Express Link」（CXL）を発表。GPUやFPGAなどを活用するための業界標準へ
インテル、Google、マイクロソフトらが高速インターコネクトの新規格「Compute Express Link」（CXL）を発表。GPUやFPGAなどを活用するための業界標準へ インテルやGoogle、マイクロソフト、シスコ、HPE、Dell EMC、アリババ、ファーウェイらは、CPUとメモリやGPU、FPGAなどを高速に接続するインターコネクトのオープンな新しい業界標準規格「Compute Express Link」（CXL）を発表。あわせてCXLを推進するためのコンソーシアムを立ち上げました。 コンピュータで画像処理や機械学習などさまざまな種類のワークロードが実行されるようになるにつれて、すべての演算処理をCPUで行うのではなく、ワークロードの種類に合わせた得意分野を持つGPUやFPGAなどに演算を任せるケースが今後さらに増加していくと考えられています。 CXLは、こうしたGPUやF
インテル、短期間でASIC並のカスタムチップを開発できる「ストラクチャードASIC」ベンダの「eASIC」買収を発表
インテルは、FPGAの柔軟性とASICの性能などを併せ持つ「ストラクチャードASIC」ベンダ「eASIC」の買収を発表。同社は今後、FPGAで設計を固めASICへマイグレーションする手段なども提供していくことになる。 ある用途に特化したプロセッサは、汎用プロセッサを用いるよりも少ない消費電力で高速な処理を期待できます。こうした用途特化型のプロセッサを作るには、一般にプロセッサ内部の回路を動的に構成できるFPGAを用いるか、もしくはカスタムチップとして回路設計を行い、量産するASICを用いることになります。 FPGAはプログラミングによってプロセッサの回路を構成できるため変更に強く、迅速に専用プロセッサを作り込むことができます。しかし汎用プロセッサに比べて動作クロックが低いなどの制約があり、またチップ当たりの単価が高く大量生産には向きません。 一方、ASICは設計した回路をフォトマスクなどを
Google、機械学習専用の第三世代プロセッサ「TPU 3.0」を発表。Google初の液冷システム採用。Google I/O 2018
Googleは、サンフランシスコで開催中のイベント「Google I/O 2018」で、機械学習処理専用のプロセッサ「Tensor Processing Unit」（TPU）の第三世代となる「TPU 3.0」を発表しました。 機械学習には、学習を行うトレーニングの処理と、学習した内容を基に行う推論の処理の2つがあります。特にトレーニングの処理は非常に大きなコンピュータの処理能力を必要とします。 TPUはこのどちらも高速に実行するため最適化されたプロセッサです。 Googleは昨年のGoogle I/O 2017で、第二世代のTPUとそれを用いたクラウドサービスの「Cloud TPU」を発表していました。 ［速報］Google、機械学習に最適化した「Cloud TPU」発表。「われわれれはいま、AIファーストデータセンターの構築に取りかかっている」。Google I/O 2017 TPU 3
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
