x86なプログラミングメモ
最終更新日: 2010/06/19 OSとかCPUの仕組みを勉強しようー的なページです 独自研究(あくまで「メモ」)のため内容の正確さについては保証しません(間違ってたらtwitterとかで指摘してくれたら嬉しいです) ここに載ったプログラムを実行したことによるあらゆる故障・損害については一切責任を負いません Unix系OSの環境を用意する nasmをインストールする 実行用の仮想マシンを用意する Windowsユーザーの場合は VirtualBox を使うと便利。VirtualBoxのページ からダウンロードしてインストールする。CPUが仮想化支援機能を持っていると良い。 Unix環境がない場合は仮想マシン上に作成してしまう。Debian か Fedora, CentOS, Ubuntu あたりから1つ選んでインストールメディア の iso イメージをダウンロードする。 次に Vir
x86サーバーでメインフレーム並みの信頼性を実現するXeon 7500番台
3月31日に発表されたインテルのXeon 7500番台は、Xeon 5600番台とは異なり、メインフレームやUNIXサーバーなどで利用されているItaniumと同じような高い信頼性を実現した。今回は、今後の仮想化環境にも大きな影響を与えるXeon 7500番台を紹介する。 ■Nehalem世代のXeon 7500番台 Xeon 7500番台は、8コアを実現したCPUだ（モデル別に8/6/4コアがある）。Hyper Threadingもサポートしているので、仮想的に16スレッドを同時に実行することもできる。非常にパフォーマンスの高いCPUだ。 Xeon 7500番台は、インテル製チップセットの利用で4ソケットサーバーシステム（4ソケットシステムを1つのノードとすることで8ソケットサーバーも可能）、他社製チップセットの利用で最大256個のCPUを搭載したサーバーを構築することも可能だ。 Xeo
後藤弘茂のWeekly海外ニュース - MIMDのLarrabeeとSIMDのGPUの戦い
Intelは、メニイコアタイプの高スループットプロセッサである「Larrabee(ララビー)」で、個々のプロセッサコアが個別の命令を実行するMIMD(Multiple Instruction, Multiple Data)型の構成を採用する。「LarrabeeはMIMDマシンであり、コンベンショナルなキャッシュ階層を持つ。この2点がGPUと異なる」とIntelのJustin R. Rattner(ジャスティン・R・ラトナー)氏(Senior Fellow, Corporate Technology Group兼CTO, Intel)は語る。 それに対して、現在のGPUのほとんどは、多くのシェーダプロセッサコアをバンドルして、1個の命令ユニットで制御するラージSIMD(Single Instruction, Multiple Data)型の構成を取っている。SIMD構成されるシェーダプロセッ
後藤弘茂のWeekly海外ニュース
■後藤弘茂のWeekly海外ニュース■ Intel NehalemとAMD FUSION 両社のCPU+GPU統合の違い ●CPUに統合するGPUコアを汎用には使わないIntel Intelは、Nehalem世代のCPUにGPUコアを統合する。統合するGPUコアは、Intelの内蔵グラフィックスになると推測される。Intelが高スループットコンピューティング向けに開発している「Larrabee(ララビー)」は、少なくとも最初のフェイズでは統合しない。 Intelの内蔵グラフィックスは、ハードウェア的にはユニファイドシェーダ構成となっており、実際にはDirectX 10もサポートが可能だ。G965系の「GMA X3000」は8個のプログラマブルな汎用シェーダプロセッサコア「Execution Units (EU)」で構成されていた。 G965は90nmプロセスで128平方mmのダイ(半導体本
【後藤弘茂のWeekly海外ニュース】デュアルコアからオクタコアまでスケーラブルなNehalem
●バリエーションの多いNehalem Intelが来年(2008年)後半に投入する次期CPU「Nehalem(ネハーレン)」は、2コアから8コアまでのバリエーションを持つ。最初のNehalemはクアッドコア版だが、Intelは続けて2009年中にデュアルコア、オクタコア、さらにGPU統合版を投入する。これまで、Intelは、ダイ(半導体本体)レベルではCPUのバリエーションを最小に止めてきた。しかし、Nehalemでは、異なるコンフィギュレーションのダイを積極的に展開する。また、投入する市場に合わせて、CPUコア以外の部分の差別化も図る。 IntelのPatrick(Pat) P. Gelsinger(パット・P・ゲルシンガー)氏(Senior Vice President and General Manager, Digital Enterprise Group)は、Nehalemの展開
後藤弘茂のWeekly海外ニュース - IntelがNehalemの概要を発表、実働デモも公開
IntelのPatrick(Pat) P. Gelsinger(パット・P・ゲルシンガー)氏(Senior Vice President and General Manager, Digital Enterprise Group)は、現在サンフランシスコで開催されているIntel Developer Forum(IDF)で「Tick Tock: Powerful, Efficient and Predictable」と題した基調講演を行なった。その中で、Intelの次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」の概要を明らかにした。また、3週間前にアップしたNehalemの「A0」シリコンを使い、DP(Dual-Processor)構成での実動デモを行なった。A0が最初のサンプルチップとなる。 Nehalemの基本的な内容は、前回と、前々回とで、すでにレポートした通り。最
IDF Fall 2007レポートリンク集
会期：9月18日～20日(米国時間) 会場：San Francisco「Moscone Center West」 (最終更新 9月27日) 【 9月27日】 後藤弘茂のWeekly海外ニュース Penrynの1.5倍のCPUコアを持つ次世代CPU「Nehalem」 【 9月25日】 元麻布春男の週刊PCホットライン Penrynから見るNehalemの姿 本田雅一の週刊モバイル通信 IDFに感じるIntelの自信、課題、そして不安 笠原一輝のユビキタス情報局 Intelが1月にSanta Rosaリフレッシュ、 5月にMontevinaプラットフォームを発表へ 山田祥平のRe:config.sys 【IDF特別編】テクノロジの向こう側 ジャスティン・ラトナーCTO基調講演 ～セカンドライフの先にある仮想世界 テラスケールコンピューティングのための言語「Ct」 【 9月21日】 Skullt
後藤弘茂のWeekly海外ニュース - Intelのマイクロアーキテクチャ改革「Nehalem」
●IntelがIDF前にNehalemの概要を公開 Intelが次世代マイクロアーキテクチャのCPU「Nehalem(ネハーレン)」の概要を明らかにした。 Nehalemはメモリインターフェイスを統合し、シリアル技術のインターコネクト「CSI」を複数実装する。CPUコア数は1から8コアまでのスケーラビリティを持つ。また、各CPUコアは、Hyper-Threadingと同種の技術で2スレッドを実行できる。そのため、8コアのNehalemでは16スレッドを実行できる。 CPUコアは、現在の「Core Microarchitecture(Core MA)」と同様に4命令をデコード&発行&リタイヤできるアーキテクチャとなっている。また、複数レベルの共有キャッシュを備える。クライアント向けには、GPUコアを統合したバージョンも提供する。Nehalemは45nmプロセスで製造し、最初の生産は2008年
Intelが再びRambusのメモリを採用か? - 後藤弘茂のWeekly海外ニュース
●IntelがXDR DRAMを採用する可能性が PLAYSTATION 3(PS3)の重要な意義の1つは、高転送レートDRAMである「XDR DRAM」を現実化したことだ。3.2Gbpsから6.4Gbpsを狙うRambusのXDR DRAMは、現行で最高速のDRAM技術だ。しかし、Rambusの独自規格であるため、PS3という大型顧客が決まっていなければ、製品化までこぎつけられなかったかもしれない。 XDR DRAMベンダーは、当初、この高速メモリが、PS3だけでなく、デジタル家電など多くの分野で使われてゆくだろうというビジョンを示していた。しかし、現在のところ、XDR DRAMは、PS3以外では大口の採用事例がない(Cell B.E.サーバーやプロジェクタ程度)。事実上、PS3のためのメモリとなってしまっていた。 しかし、こうした状況も変わるかもしれない。IntelがXDR DRAMを
「Phenom X4は年内に必ず出します」――静かに火花を散らすAMDとインテル
MSIは、Intel P35 Express搭載マザーを始めとした新製品を紹介するイベント「MSI P35夏祭り」を、秋葉原UDXのAKIBA_SQUAREで開催した。2007年1月のキックオフイベントを「めいどinじゃぱん」で行うなど、会場の振り幅がなにかと大きいMSIだが、「AKIBA_SQUAREで開催できたのは協賛企業のおかげです。こんな大きな会場は単独では無理っす」（MSIスタッフ）とのことで、今回は同社としても大規模なイベントとなっているようだ。 会場にはIntel 3チップセットを搭載したマザーボードや、まもなくの登場が噂されているRADEON HD 2600シリーズ搭載カード、6月末にようやく出回り始めたSanta Rosa対応ベアボーン「MS-1637」などが並べられていた。 その中でも、最も注目を集めていたのは、通常よりも3倍程度の面積を持つ巨大なグラフィックスカード「
多和田新也のニューアイテム診断室
■多和田新也のニューアイテム診断室■ 1,333MHz FSBのハイエンド向けクアッドコア 「Core 2 Extreme QX6850」 Intel P35/G33 Expressの登場で、PC向けIntelプラットフォームも1,333MHz FSBへの移行が始まった。この1,333MHz FSBのデスクトップ向けCPUで最上位モデルとなる「Core 2 Extreme QX6850」が間もなく登場する。そのパフォーマンスをチェックしてみたい。 ●G0ステッピングを採用するQX6850 今回登場するCore 2 Extreme QX6850(写真1、2)は、アーキテクチャ的には従来のKentsfieldを踏襲するクアッドコアの製品で、FSBクロックが1,333MHz(333MHz×4)、倍率が9倍に設定され、コアクロック3GHzとなる製品だ。L2キャッシュも4MB×2コア分の計8MBで変
後藤弘茂のWeekly海外ニュース
●TeraFLOPSクラスの性能を実現するLarrabee 「Larrabee(ララビー)」でIntelは、ハイスループットのデータ並列コンピューティングに特化したプロセッサを持つことになる。高パフォーマンスが要求されるこの市場のために、Larrabeeは1チップでTeraFLOPSレベルの性能をターゲットとしている。この数字は、倍精度ではなく単精度の浮動小数点演算のパフォーマンスだと推測される。 Larrabeeのターゲット性能は、現時点のGPUの2～3倍ということにある。ちなみに、NVIDIAの次期G9x系では、1チップで1 TeraFLOPSとほぼ同レンジの性能を達成する予定だ。NVIDIAは積和算(Multiply-Add)演算の性能だけをカウントしているわけではない。しかし、単純計算なら、AMDのR700/800も含めたGPUのパフォーマンスは、Larrabeeとちょうど拮抗する
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【後藤弘茂のWeekly海外ニュース】 Intelの次世代主力CPU「Haswell」がついに明らかに
将来のＰＣ業界パワーバランス - CNET Japan