タグ

cpuに関するhogelogのブックマーク (5)

  • CPUクロックに基づく相対時刻の計測

    [ C++で開発 ] CPUクロックに基づく相対時刻の計測 CPUのクロックに基づき電源ONからの相対時刻を取得する方法を調査し記述します。最近のCPUは、クロックに従ってカウントアップするレジスタを保持しているので、このレジスタの値を読み出すことでCPUが起動してからのクロック数を取得することができます。例えば1GHzの動作周波数のCPUであれば、分解能は1ns(ナノ秒)となります。非常に高精度な分解能です。 2012-09-22 TSCの種類について追記 RDTSCP命令について追記 VisualC++のコンパイラ組み込み関数__rdtsc/__rdtscpについて追記 Intel x86系CPU RDTSC CPU命令を直接利用 Intel x86系のCPUAMDのAthlon等も含む)では、CPUクロックごとに加算される64bitのタイムスタンプカウンタ(IA32_TIME_ST

  • 2005-11-01

    キャッシュミスを多発したときにキャッシュをバイパスするとなぜ速くなるのか?という疑問に答えるのはやさしくない。少なくとも性能を向上させるためにキャッシュを利用しないと言うのはどう考えても直感に反する。わたしもそう思う。 当初cache pollution aware patchを作ったときcache pollutionが発生しているならばキャッシュを使わないことによってcache pollutionの発生を抑えそれによって性能向上をはかるという風に理解していた。まあ、それは半分正しいのであるが全部ではない。 キャッシュミスにはreadのとき(すなわちメモリからレジスタへ読み込むとき)のキャッシュミスと、writeのとき(すなわちレジスタからメモリへ書き込むとき)のキャッシュミスがある。2つの種類のキャッシュミスがあるのだが、それぞれの動作は微妙にことなる。 読み込むときは、キャッシュミスを

    2005-11-01
  • Veritak & Verilog チュートリアル (Tutorial)

    Verilogチュートリアル(6月10日Update) Verilog2001の言語チュートリアルです。シミュレータの内側からの視点ですので多少違和感があるかもしれませんが参考まで。 Veritakチュートリアルはこちらです.(Version 3.77E 以降 6月17日Update) Verilog HDL高度なF.A.Q.

  • スーパーコンピューティングの将来

    hogelog
    hogelog 2007/06/06
  • 1