半導体業界でまかり通る装置メーカーへのひどい仕打ち | JBpress (ジェイビープレス)
半導体や液晶などのデバイスメーカーは、露光装置、ドライエッチング装置、成膜装置、CMP装置、洗浄装置、検査装置などを、それぞれを専門に開発している装置メーカーから購入する。 その購入のあり方は、「異常」である。デバイスメーカーと装置メーカーの立場は、対等とは程遠い。デバイスメーカーは、装置メーカーを奴隷扱いしているとしか言いようがない（場合が多い）。今回は、そのような異常な装置購入を巡るお話である。 耐え忍ぶしかない装置メーカー 半導体や液晶用装置というのは、非常にデリケートな精密機械である。したがって、デバイスメーカーに装置を搬入して、電気、ガス、水の配管などを繋ぎ、スイッチを入れたらすぐに使用可能・・・ということにはならない。 例えば、ドライエッチング装置の場合、加工速度はどうか、加工均一性はどうか、微細加工性はどうか、連続加工性はどうか、安全対策はなされているか、など（非常に膨大な）
エッチング - Wikipedia
エッチング（英: Etching）または食刻（しょっこく）とは、化学薬品などの腐食作用を利用した塑形ないし表面加工の技法。使用する素材表面の必要部分にのみ（防錆）レジスト処理を施し、腐食剤によって不要部分を溶解侵食・食刻することで目的形状のものを得る。 銅版による版画・印刷技法として発展してきた歴史が長いため、銅や亜鉛などの金属加工に用いられることが多いが、腐食性のあるものであれば様々な素材の塑形・表面加工に応用可能である。 金属の試験片をナイタール（エタノールと硝酸の混合液）などの腐食液によって表面を腐食することで、金属組織の観察や検査などに用いられている。 フォトエッチング[編集] 光硬化樹脂にパターンを露光する事でマスキングする。現在、大半のマスキングに用いられる。 版画・印刷[編集] まず1500年ころにアウクスブルクのダニエル・ホッファー（英語版）[1]が鉄版による版画を制作した
分子線エピタキシー法 - Wikipedia
出典は列挙するだけでなく、脚注などを用いてどの記述の情報源であるかを明記してください。記事の信頼性向上にご協力をお願いいたします。（2019年4月） 分子線エピタキシー法（ぶんしせんエピタキシーほう、 MBE; Molecular Beam Epitaxy）は現在、半導体の結晶成長に使われている手法の一つである。真空蒸着法に分類され、物理吸着を利用する。 高真空のために、原料供給機構より放たれた分子が他の気体分子にぶつかることなく直進し、ビーム状の分子線となるのが名称の由来である。 原理と特徴[編集] 原理自体は単純で、高真空中において、原料を蒸発させるなどして基板表面に照射して堆積させ、薄膜の形で成長させる。 特徴としては、 超高真空(10−8Pa(10−10Torr)程度)下で成長を行うため、MOCVD法に比べて成長速度を遅くできる。また製膜温度も低くできる場合がある 各セルのシャッタ
SEMICON Japan |
SEMICON Japan 2017 2017年12月13日(水)–15日(金) 東京ビッグサイト 東展示棟・会議棟 参加 SEMICON Japan 2017 について 開催概要 来場者のよくある質問 SEMICON Japan 推進委員会 セミナー 宿泊・交通 出展 出展のご案内 出展のお申込み WORLD OF IOT INNOVATION VILLAGE 持続可能なモノづくりパビリオン 製造イノベーションパビリオン よくある質問 CONTACT US SEMI ジャパン カスタマー・サービス 〒102-0074 東京都千代田区九段南4-7-15 Tel: 03.3222.5988 12/13-15は 050-5804-1281 Email: jcustomer@semi.org
化学気相成長 - Wikipedia
運転中のプラズマCVD（LEPECVD）装置内部の写真。 左側ではアルゴンのみのプラズマが見られ、右側ではシリコン膜を成長させるためにアルゴンに加えてシランが注入されている。 化学気相堆積（CVD: chemical vapor deposition）法は、さまざまな物質の薄膜を形成する堆積法のひとつで、石英などで出来た反応管内で加熱した基板物質上に、目的とする薄膜の成分を含む原料ガスを供給し、基板表面あるいは気相での化学反応により膜を堆積する方法である。常圧（大気圧）や加圧した状態での運転が可能な他、化学反応を活性化させる目的で、反応管内を減圧しプラズマなどを発生させる場合もある。切削工具の表面処理や半導体素子の製造工程において一般的に使用される。 特徴[編集] 高真空を必要としないため、製膜速度や処理面積に比して装置規模が大きくなりにくいメリットがある。 製膜速度がMBE法に比較して速
スパッタリング - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "スパッタリング" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2015年11月） スパッタリング（Sputter deposition）は、 絵画などで使われる手法のこと。 真空蒸着に類する薄膜製造の代表的な方法の1つ。 焼き物や炒め物の調理時に発生する急激な油はねの現象。 1と2について本稿で記述する。 絵画技術[編集] 絵具を細かな目を持つ網に塗りそれをブラシでこする、あるいは目の細かな網を絵具をつけたブラシでこすることで、小さな粒子として絵具を飛ばす手法。エアブラシよりも粗い粒が得られる。 金属・金属酸化物・金属窒化物成膜技術[編
シート抵抗 - Wikipedia
シート抵抗 (シートていこう、英語: sheet resistance, sheet resistivity) とは、一様の厚さを持つ薄い膜やフィルム状物質の電気抵抗を表す量のひとつ。表面抵抗率、面抵抗率とも呼ばれる[1][2]。 定義[編集] 三次元の試料の寸法 一般に三次元の導電性を表す場合、抵抗は次の式で表される。 ただし、は抵抗率で、は試料の断面積、は試料の長さである。試料の断面積は、試料の幅と試料の厚さの積で表される。 抵抗率に厚さを含めて考えると、抵抗は、次の式で表すことが可能である。 がシート抵抗である[3]。 単位と次元[編集] シート抵抗の次元は電気抵抗の次元と同じであるため、単位はΩになる。しかし、電気抵抗との混同を避けるために、慣例的にΩスクウェア（Ω□, ohms square）、またはΩ毎スクウェア（Ω/□ または Ω/sq., ohms per square）を
半導体技術ロードマップ専門委員会
●ワークショップ発表原稿 2007年度 (2008年3/6-7開催： コクヨホール) 3/6 STRJ WS 「半導体技術ロードマップ専門委員会」 第一部 3/7 STRJ WS 「半導体技術ロードマップ専門委員会」 第二部 2006年度 (2007年3/8-9開催： コクヨホール) 3/8 STRJ WS 「半導体技術ロードマップ専門委員会」 第一部 3/9 STRJ WS 「半導体技術ロードマップ専門委員会」 第二部 2005年度 (2006年3/9-10開催： ホテル フロラシオン青山) 3/9 STRJ WS 「半導体技術ロードマップ専門委員会」 第一部 STRJ WS 「半導体産業・技術開発の経済性検討小委員会」 の部 3/10 STRJ WS 「半導体技術ロードマップ専門委員会」 第二部 2004年度 (2005年3/3-4開催：
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Embedded Technology 2010
Semiconductorjapan.net