MAX10デバイスを使う場合の注意まとめ（その１）: 如是我聞～これからＦＰＧＡの話をしよう～
さて、先月からMAX10デバイスを一通り使ってみて、途中基板を速攻で起こす羽目になったりしてプチ修羅場な状況だったのだけども、なんとか収束してきたのでMAX10を使うにあたってのまとめをしてみよう。 MAX10はラインナップ上いくつかのバリエーションがあるものの、ここでは全部網羅することはできないので、MAX10 evalボードおよびSODALITE基板で採用の10M08SAE144C8GESに限って話をすすめることにします。それ以外のデバイスについては適宜データシートを参照のこと。 → オンライン資料：MAX 10 FPGA １．コンパイル編 まずQuartusIIでのコンパイルから。 MAX10はまだQuartusIIでは正式に対応している状態ではなく、14.0のアップデートパッチ（Update2）による暫定対応となっています（正式対応は14.1で、これは来週のALTERAサーバーメン
An FPGA IP core for easy DMA over PCIe with Windows and Linux | xillybus.com
An FPGA IP core for easy DMA over PCIe with Windows and Linux Xillybus consists of an FPGA IP core and a driver for the computer: All the low-level design is already done. Read more... Supported out of the box by up-to-date Linux distributions.Drivers for Windows 7 and later available for download. FPGA designers interface with the IP core through a standard FIFO or dual-port memoryComputer softwa
ISE & Vivado 設定 on Ubuntu
前回記事 [Zynq 入門中](/2013/12/zynq.html) の続きです。 ISE と Vivado を Ubuntu にインストールします。 前回も述べたように、Ubuntu はサポート外なので、そのままでは動かない部分があります。 バージョンによって若干の差があるかもしれないので、ここでは以下のバージョンとします。 - Vivado 2013.2 - ISE 14.6 - Ubuntu 2013.04 64bit ### Vivado のセットアップ #### インストール Xilinx のページから tar をダウンロードして、以下を実行。 $ Xilinx_Vivado_SDK_2013.2_0616_1.tar $ cd Xilinx_Vivado_SDK_2013.2_0616_1 $ sudo ./xsetup 途中のダイアログで Cable Driver をインス
Vivado で FPGA をリモートコンフィグレーション
### サーバー/クライアントモデルになった FPGA コンフィグレーション Vivado で便利だと思ったのが、リモートで FPGA のコンフィグレーションが行えることです。 どういうことかというと、Vivado が起動している PC と ボードが繋がっている PC が別々でもいいのです。 |-------| |-------| JTAG | | LAN | | cable |------------| | PC1 |----------| PC2 |---------| FPGA Board | | | | | |------------| |-------| |-------| 図のように LAN でつながった PC1 と PC2 があったとする。 Vivado は PC1 上で動作している。 Vivado がサクサク動くように PC1 は高速なサーバーマシンだとしよう。 PC2 は
ハード素人が32bit CPUをFPGAで自作して動かすまで読んだ本のまとめ - スティルハウスの書庫の書庫
男子たるもの一度は自分でCPUを作ってみたいものだけど、ICでLEDをピカピカさせた程度の経験しかないハード素人な俺だったので、CPUを自作してる東大生などを遠くから見て憧れてるだけだった。しかしおよそ一年前のこと、「MIPSなんて簡単に作れますよ！」とKさん（←FPGAでLispマシンを自作するような人）に言われて、お、おぅ。。そりゃKさんはそうでしょうよ。。あれ、もしかして俺にもできるかな。。？ と思った。この一言がなければ32bitのCPUを自作しようなんて考えなかっただろう。 それから一年ちょい、とくに今年の正月休みやFPGA温泉でがっつりがんばって、なんとかMIPS Iサブセットの自作CPUが動いた。これはフィボナッチを計算してるところ。 ちなみに、これはこんな感じのフィボナッチのコードをCで書いて、 void main() { int i, *r = (int *)0x7f00
Artix-7開発日記 | 特殊電子回路
製品情報 MITOUJTAG JTAG書き込みツール インストール ファームウェアの更新 通常モードの使用 Vivadoモードでの使用 便利な機能 まとめ IC真贋判定サービス Spartan-7評価ボード 各種図面 ダウンロード はじめの使い方 開封 基板上のコンポーネント デバイスドライバのインストール サンプルデザインについて FPGAの書き込み サンプルソフトの起動 MicroBlazeで組み込みシステムを作ろう 開発日記(最新) 開発日記(構想～基板設計) Artix-7評価ボード 仕様と特徴 基板図面 ピン配置図 ダウンロード USBテストプログラム 注文情報 新基板への更新 価格改定のご案内 Artix-7技術情報 ArtixのQ&A USBを使う USB APIの使い方 USB 3.0プログラムの作成方法 書き込みツール DDR3の使い方 CoreGenでMIG AXIバス
アルテラ、ライセンス費用が不要なFPGA向けEtherCATプロトコルIPを提供開始
アルテラ、ライセンス費用が不要なFPGA向けEtherCATプロトコルIPを提供開始：FAニュース 米AlteraはFPGA向けの検証済みEtherCATプロトコルIPを、EtherCAT Technology GroupやSofting Industrial Automation GmbHと共同開発した。ライセンス費用や出荷に際してのロイヤルティー報告、使用条件などのライセンス交渉が不要となる。 米Altera（アルテラ）は2013年7月29日、FPGA向けの検証済みEtherCATプロトコルIPを提供開始すると発表した。 EtherCAT Technology GroupやSofting Industrial Automation GmbHと共同開発したもので、ライセンス費用や出荷に際してのロイヤルティー報告、使用条件などのライセンス交渉が不要。SoftingのWebサイトからダウンロ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Solved: Zynq UltraScale+ DisplayPort Live Video Output - Community Forums
Vivado 2014 support · Issue #10 · RedPitaya/RedPitaya
Solved: Zynq UltraScale+ DisplayPort Live Video Output - Community Forums
e-trees.Japan, inc. ::
AMD Customer Community
AMD Customer Community
AMD Customer Community
Solved: Zynq UltraScale+ DisplayPort Live Video Output - Community Forums
FPGAの部屋 Vivado 2013.4でHardware Manager を強制終了させた時にやること
AMD Customer Community
Nexys 4 (Legacy) - Digilent Reference
Amazon.com: Constraining Designs for Synthesis and Timing Analysis: A Practical Guide to Synopsys Design Constraints (SDC): Gangadharan, Sridhar, Churiwala, Sanjay: Books
AMD Customer Community