1月12 Arduino DE0接続用シールド作成(2) DE0、Arduino間のSPI接続用シールド作成の続きです。 前回DE0のGPIOに接続する20×2ピンのリボンケーブルはアマゾンで注文したと書きましたが、なんとメス-メスのコネクタのケーブルを注文したつもりが間違えてメス-オスを注文してしまっていました・・・ というわけで急遽、秋月でシールド側に使用するメスのピンヘッダを注文。(メス-メスのケーブルがある場合は前回書いたオスのピンヘッダが使えます) とりあえず、部品がそろったのではんだ付け開始です。 まずレベル変換モジュールとピンヘッダをバニラシールドにはんだ付けします。 続いてバニラシールド上に引き出されたArduinoのポートをレベル変換モジュールを介してピンヘッダに配線します。 レベル変換モジュールは送受信合わせて2chあるのですが、以前ジャンパーケーブルとブレッドボードで
2月2 DE0 QuartusIIのMegaWizardでPLLを使う カテゴリ:DE0FPGA DE0の基板上のクロックは50MHz。搭載されているSDRAMは100MHzか133MHz動作なのでこれなんか必要だよなあPLLがあるはずだがどうやって使うんだろうと悩んでいたが解決した。 これはメーカー/デバイスごと固有の設定であり、Verilog-HDLの記述でどうこうできる話ではない。 QuartusII(12.1sp1)では[Tools]→[MegaWizard Plug-in Manager]で呼び出す。 新規作成を選んで次へ。 ここでは出力する言語をverilog HDL、ファイル名はapll、使用するmegafunctionはI/O→ALTPLLを選択。 ここからALTPLLの詳細設定画面。入力クロックは50MHzにする。 resetやlock信号は今回使わないのでチェックを外す
前書き 先日まとまった時間をとってFPGAを動かしてみたところ、いくつか予期せぬトラブルに見舞われましたので、初心者が遭遇し得るトラブル例を挙げてみます。 本稿では Quartus II や HDL の扱い方について言及しません。回路の実装までの具体的な作業手順などについては他の情報源に譲ります。 たとえば参考文献[2]が、プロジェクトの新規作成からピンアサイン、書き込みまでの手順を画面付きで一通り掲載していてとても良いです。 検証環境 OS Windows8.1 / Antergos Linux(Arch Linux Based) FPGA ボード DE0-Nano (Cyclone IV EP4CE22F17C6N) HDL VHDL 本題 まず VHDL のコードを以下に記載します。 library IEEE; use IEEE.std_logic_1164.all; use IEE
Spartan-3AN スタータ キットの覚え書きを書いてたら、ちょっと前に買ったDE0-Nanoのことを思い出しました。 しかし、書き込み方法を覚えてないっていう・・・ というわけで、今度はDE0-Nanoに書き込むための覚え書きです。 とは言っても全部マニュアルに載ってますけどね。 QuartusⅡ Web Editionの起動と新しいプロジェクトの作成 QuartusⅡを起動して、メニューの[File]から[New Project Wizard...]をクリックします。 これをクリックしたらこんなウィンドウが出るはずです。 とりあえず、[Next >]をクリックします。 こんな画面になるので、プロジェクトの名前とかを適当に埋めていきます。 今回の名前は「test」にしました。 埋めたら[Next >]を押します。 [Finish]は押したらダメですよ! 「Add File」というペー
FPGAの基礎からある程度大きな回路まで、詳しく説明しているサイトを見つけました。 http://www.fpga4fun.com/index.html ここだけで、 FPGAのサンプル回路 チュートリアル ボードの紹介 まで一通り揃っています。 プロジェクトの一覧 fpga4fun.comで説明のあるプロジェクトの一覧です。 LED displays Music box Pong game R/C servos Text LCD module Quadrature decoder PWM and one-bit DAC Debouncer Crossing clock domains Direct Digital Synthesis External contributions RS-232 JTAG I2C EPP SPI CNC steppers Graphic LCD panel
■ Transmission Line Theory for Digital Signals ■ 伝送線路 ■ HDLによるFPGA設計 ■ CによるFPGA設計 ■ デジタル回路設計 ■ デジタル信号処理 ■ フーリエ変換 デジタルに関係ない話... ■ 大きさくらべ ■ 時間くらべ ■ 数え上げの数学 ■ 物理の落ち穂拾い 次のようなことを書いていきます ・個人的に疑問に思ったこと なぜそうなるのか自分なりに理解したいと思いました ・目新しいことでなく基本的なこと でも、知っている人にはたぶんあたりまえのことです ・市販の本にあまり書かれてないこと とはいえ、初心者向けの本には書かれてなくて、知らなかった人には役立つかもしれません ・うのみにしないで下さい なるべく出典を明記しますが、個人的見解も入っているので間違っているかもしれません ・用語は我流です どこかにオーソライズされた定義
Verilog-HDL 入門 私は,LSI に関する研究をしているため,回路をテキストで記述する(ネットリストを書く)ことがあります。これが,結構面倒くさい!! ある時ふと「Verilog」で回路を設計してみようと思い,記述してみると Verilog で記述する方が“ん10倍”楽でした(← 専門の人からすると,当然だと思いますが…)。 今回,Verilog に関する自分用のメモとしてこのページに残すことにしました。ただし,私は Verilog-HDL の専門家ではないので,誤った記述が多々存在するかもしれません。その場合には,ぜひご一報ください。 (注:プログラムも表も,キャプションを全て“図”としています) メインメニュー Verilog-HDL とは Verilog シミュレータと波形表示ソフトのインストール いりなり Verilog を書いて,シミュレーションしてみる Verilog
これはbuilderscon tokyo 2016の発表スライドです。 自己紹介 @kazunori_279 クラウドのデベロッパー・アドボケイト エバンジェリストみたいなお仕事 コミュニティ支援:GCPUG、bq_sushi、TensorFlow User Group etc 趣味のFPGA 2013年くらいからいじり始め FPGAエクストリーム・コンピューティング主宰:合計8回 これまでに書いたFPGA記事 はてなブックマークでバズった記事たち マイクロソフトはどうやってBingをFPGAで実装したか: 952 users ハード素人が32bit CPUをFPGAで自作して動かすまで読んだ本のまとめ: 576 users 文字通り「ネットワークがコンピューター」な金融HFTでのFPGAの使われ方: 517 users JP Morgan Chaseがデリバティブ専用スパコンをFPGAで
電子回路ドリル【3学期】始業式 皆さん、「完全マスター! 電子回路ドリルII 【2学期】」の期末考査の結果はいかがでしたか? 2学期の連載では“デジタル回路”をテーマに、「2進数」「組み合わせ回路」「順序回路」など盛りだくさんの内容をお届けしました。前シリーズで解説したとおり、「AND」「OR」「NOT」「フリップフロップ」の基本論理素子を理解し、これを基にデジタル回路の動作がイメージできれば、デジタル回路・技術者としてのセンスは確実に身に付いているといえるでしょう。険しい道のりですが、これまでの問題をコツコツ解いて、ご自身の技のバリエーションを少しずつ増やしていきましょう。繰り返しになりますが、“継続は力なり”です! さて、今回から「電子回路ドリル」の第3シリーズ(3学期)がスタートします。ご存じのとおり、最近のデジタル回路設計は「回路図」から「ハードウェア記述言語(HDL:Hardwa
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く