文法(1) : module 文法(2) : 論理値,定数,データ型 文法(3) : 多bit信号,演算子 文法(4) : 組み合わせ,順序回路記述 文法(5) : シミュレーション記述(1) 文法(6) : シミュレーション記述(2) 文法(7) : シミュレーション記述(3)
Monpe's Room [Design : Verilog]
文法(1) : module 文法(2) : 論理値,定数,データ型 文法(3) : 多bit信号,演算子 文法(4) : 組み合わせ,順序回路記述 文法(5) : シミュレーション記述(1) 文法(6) : シミュレーション記述(2) 文法(7) : シミュレーション記述(3)
新居良祐サポートページ - Verilog-HDL入門
Verilog-HDL 入門 私は，LSI に関する研究をしているため，回路をテキストで記述する（ネットリストを書く）ことがあります。これが，結構面倒くさい！！ ある時ふと「Verilog」で回路を設計してみようと思い，記述してみると Verilog で記述する方が“ん10倍”楽でした（← 専門の人からすると，当然だと思いますが…）。 今回，Verilog に関する自分用のメモとしてこのページに残すことにしました。ただし，私は Verilog-HDL の専門家ではないので，誤った記述が多々存在するかもしれません。その場合には，ぜひご一報ください。 （注：プログラムも表も，キャプションを全て“図”としています） メインメニュー Verilog-HDL とは Verilog シミュレータと波形表示ソフトのインストール いりなり Verilog を書いて，シミュレーションしてみる Verilog
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
IBM Developer
