はじめに この記事ではFPGA等の論理回路の設計手法の一つのカテゴリーである「高位合成」について概略を説明したいと思います。ただし、筆者の知る限りでも高位合成についてはさまざまな立場の人が各時代の視点で色々なことを語っているので、この記事もそんな中の一つの解釈を述べてるだけととって頂き、他の資料等も参考にして興味を持っていただけると幸いです。 論理回路設計について まずWikipediaの英語の記事(日本語版はありませんでした)によると https://en.wikipedia.org/wiki/High-level_synthesis によると 「High-level synthesis (HLS), sometimes referred to as C synthesis, electronic system-level (ESL) synthesis, algorithmic syn
![論理回路の高位合成について - Qiita](https://cdn-ak-scissors.b.st-hatena.com/image/square/7e301655e502ead1dd6df0e67a9b9e1835702915/height=288;version=1;width=512/https%3A%2F%2Fqiita-user-contents.imgix.net%2Fhttps%253A%252F%252Fcdn.qiita.com%252Fassets%252Fpublic%252Farticle-ogp-background-412672c5f0600ab9a64263b751f1bc81.png%3Fixlib%3Drb-4.0.0%26w%3D1200%26mark64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZ3PTk3MiZoPTM3OCZ0eHQ9JUU4JUFCJTk2JUU3JTkwJTg2JUU1JTlCJTlFJUU4JUI3JUFGJUUzJTgxJUFFJUU5JUFCJTk4JUU0JUJEJThEJUU1JTkwJTg4JUU2JTg4JTkwJUUzJTgxJUFCJUUzJTgxJUE0JUUzJTgxJTg0JUUzJTgxJUE2JnR4dC1hbGlnbj1sZWZ0JTJDdG9wJnR4dC1jb2xvcj0lMjMyMTIxMjEmdHh0LWZvbnQ9SGlyYWdpbm8lMjBTYW5zJTIwVzYmdHh0LXNpemU9NTYmcz0zZWI2NWEwMjMwYzJlYWJmOTI5Y2U3YTJkMTI2NDMxMQ%26mark-x%3D142%26mark-y%3D57%26blend64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZoPTc2Jnc9NzcwJnR4dD0lNDBuZWtvYWRkaWN0JnR4dC1jb2xvcj0lMjMyMTIxMjEmdHh0LWZvbnQ9SGlyYWdpbm8lMjBTYW5zJTIwVzYmdHh0LXNpemU9MzYmdHh0LWFsaWduPWxlZnQlMkN0b3Amcz1lMDU5NjI0MTcwMzVhZjdkY2U1OTc5Y2JiNmRmOWFmNQ%26blend-x%3D142%26blend-y%3D486%26blend-mode%3Dnormal%26s%3Dbb3a58f4568ed3121108a126718c947d)