Intel、45nmプロセスのプロセッサを正式発表
米Intelは11日(現地時間)、これまで「Penryn」のコードネームで呼ばれてきた45nmプロセスのプロセッサファミリを正式発表した。 ラインナップは、デスクトップ向けのCore 2 Extreme QX9650(3GHz)、サーバー/ワークステーション向けのXeon X5482(3.2GHz)などクアッドコア12モデルと、Xeon X5272(3.4GHz)などデュアルコア3モデルの計16モデル。1,000個ロット時のOEM向け価格はCore 2 Extreme QX9650が999ドルで、Xeonは177～1,279ドル。 同社の45nmプロセスは、ゲート絶縁膜にハフニウム系High-k材料を採用し、ゲート絶縁膜のリーク電流を1/10以下に削減するなど、製造面で抜本的な試みがなされている。 機能面では、マルチメディア向けに47の新命令を追加したSSE4のほか、従来より25～75%性
MD Athlon(TM) 64 X2 デュアルコア・プロセッサ
製品 プロセッサ アクセラレータ グラフィックス アダプティブ SoC、FPGA & SOM ソフトウェア、ツール、アプリケーション
Athlon 64 X2 - Wikipedia
Athlon 64 X2（アスロンろくじゅうよん エックスツー、アスロンろくよんかけるに）は、2005年にAMDが発売したx86アーキテクチャのマイクロプロセッサ。 AMD K8アーキテクチャ製品で、Athlon 64のデュアルコア プロセッサである。2007年に上位製品として発表された製品に、既に当然となった64ビットプロセッサであることを明示しなくなったPhenomと統一させる為にAthlon X2と改称した。 登場までの経緯[編集] 元々AMD K8アーキテクチャは、エンタープライズ市場をも想定して開発されており、デュアルコアプロセッサも当初から予定されていた。そのため、当初のK8プロセッサは、コアの実装数は1ながら機能的にはデュアルコア機能が組み込まれている。 シングルコアプロセッサのデュアルコア化による製造は、シングルコアの場合と比較してシリコンダイの面積で単純計算で2倍、シリコ
Intel Core - Wikipedia
Coreプロセッサのラインナップには、以下のものが含まれる。 初代となるIntel Core Solo、Core Duo その次の世代のCore 2 Solo、Core 2 Duo、Core 2 Quad、Core 2 Extreme（Intel Core 2の項目を参照） Intel Core i9、Core i7、Core i5、Core i3、Core X、Core Mプロセッサ（Core i シリーズ[1]、Coreプロセッサ・ファミリ[2]などとも称される） Intel Core と Intel Core Ultra （デスクトップPC用はArrow Lakeマイクロプロセッサより、モバイルPC用はMeteor Lakeマイクロプロセッサより） Intel Coreは、インテルが2006年1月2日〜3日にかけて発表[3][4][5]した、32ビットのデュアルコアまたはシングルコア
メニイコア、ヘテロジニアスコアのプログラミング言語
会期：9月18日～20日(現地時間) 会場：San Francisco「Moscone Center West」 ●ヘテロジニアスマルチコアの時代へ 次世代以降のIntel CPUやこれを使うプラットフォームの特徴は、アクセラレータやGPGPUなどの異種コアの存在である。Intelは、PCI Expressを使ったGeneseoを提案し、Tolapaiでは、QuickAssistアクセラレータを搭載する。このようなアーキテクチャでは、従来型のプログラミングが行ないにくくなる。特に、通常のコア以外に演算機能のあるコアやアクセラレータを持つヘテロジニアスなシステムでは、複数の命令セットで記述されたプログラミングコードを扱う必要がある。 Intelがこれらの製品の出荷を開始すれば、これまで、特殊な用途にしか使われておらず、特定の開発者しか扱わなかったヘテロジニアスなシステムを一般の開発者も扱う機
東大、1チップで512G FLOPSを達成する512コアプロセッサ
発表会では、東京大学 情報理工学系研究科の平木敬教授が、同プロジェクトの概要、新しく開発したプロセッサなどの説明を行なった。 今回発表されたGRAPE-DRプロセッサは、できる限り機能を絞って小型化したというコプロセッサを512コア搭載し、動作周波数500MHzで512G FLOPSの演算性能を1チップで実現。1チップで512コア、512G FLOPSは世界最高を達成し、また、消費電力は最大60W、アイドル時30Wで、こちらも汎用プロセッサとして演算速度当たり世界最低だという。 プロセッサは16の演算ブロック、共有メモリ、PLL(Phase Locked Loop)などの各モジュールで構成されたシンプルな構造。演算ブロックに32コアを内蔵し、32×16の512コアとなっている。1つのコアはレジスタ、加算(FADD)、乗算(FMUL)など、演算に必要な回路のみに切り詰めたという。演算の実行は
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
http://www.kasahara.elec.waseda.ac.jp/achieve/pdf/shining2006_2.pdf
http://www.kasahara.elec.waseda.ac.jp/achieve/pdf/arc2007_172_11.pdf
早稲田大学｜プレスリリース 情報家電の開発期間短縮が可能なマルチコア技術を開発
Intel iQ Japan -
Intel(R) Core(TM)2 Duo Processor Overview