東芝、「SpursEngine」紹介イベントを秋葉原で開催
12月6日 開催 株式会社東芝は、ストリーミングプロセッサ「SpursEngine」をアピールするイベント「SpursEngine start-up!」を12月6日の12時30分より開催する。会場はカフェソラーレ リナックスカフェ 秋葉原店。参加費は無料。 トムソン・カノープスやロイロ、ペガシスらが30分単位でプレゼンテーションを実施。SpursEngineのパフォーマンスや開発環境などを紹介する。各プレゼンテーションの最後にはじゃんけん大会を開催し、景品としてネットブックの「NB100」やSpursEngineを搭載した動画編集ボード、動画編集ソフトなどが用意される。 16時30分からのリードテックのプレゼンテーションは「映像編集の新たな世界」と題されている。リードテック対応SDK おどろきの太っ腹計画 大発表としていることから、何らかの対応ソフトの発表が行なわれると見られる。 Spur
Intel、45nmプロセスのプロセッサを正式発表
米Intelは11日(現地時間)、これまで「Penryn」のコードネームで呼ばれてきた45nmプロセスのプロセッサファミリを正式発表した。 ラインナップは、デスクトップ向けのCore 2 Extreme QX9650(3GHz)、サーバー/ワークステーション向けのXeon X5482(3.2GHz)などクアッドコア12モデルと、Xeon X5272(3.4GHz)などデュアルコア3モデルの計16モデル。1,000個ロット時のOEM向け価格はCore 2 Extreme QX9650が999ドルで、Xeonは177～1,279ドル。 同社の45nmプロセスは、ゲート絶縁膜にハフニウム系High-k材料を採用し、ゲート絶縁膜のリーク電流を1/10以下に削減するなど、製造面で抜本的な試みがなされている。 機能面では、マルチメディア向けに47の新命令を追加したSSE4のほか、従来より25～75%性
MD Athlon(TM) 64 X2 デュアルコア・プロセッサ
製品 プロセッサ アクセラレータ グラフィックス アダプティブ SoC、FPGA & SOM ソフトウェア、ツール、アプリケーション
Athlon 64 X2 - Wikipedia
Athlon 64 X2（アスロンろくじゅうよん エックスツー、アスロンろくよんかけるに）は、2005年にAMDが発売したx86アーキテクチャのマイクロプロセッサ。 AMD K8アーキテクチャ製品で、Athlon 64のデュアルコア プロセッサである。2007年に上位製品として発表された製品に、既に当然となった64ビットプロセッサであることを明示しなくなったPhenomと統一させる為にAthlon X2と改称した。 登場までの経緯[編集] 元々AMD K8アーキテクチャは、エンタープライズ市場をも想定して開発されており、デュアルコアプロセッサも当初から予定されていた。そのため、当初のK8プロセッサは、コアの実装数は1ながら機能的にはデュアルコア機能が組み込まれている。 シングルコアプロセッサのデュアルコア化による製造は、シングルコアの場合と比較してシリコンダイの面積で単純計算で2倍、シリコ
Intel iQ Japan -
Intel.com サーチを使用 いくつかの方法で Intel.com のサイト全体を簡単に検索できます。 製品名: Core i9 文書番号: 123456 開発コード名: Alder Lake 特別な演算子: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice*
Intel Core - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "Intel Core" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2018年10月） この項目では、インテルのマイクロプロセッサ ブランドについて説明しています。インテルにより、Core 2の名称で製造されたマイクロプロセッサのアーキテクチャについては「Coreマイクロアーキテクチャ」をご覧ください。 2024年以降のインテル Coreシリーズ プロセッサーのロゴ Intel Core（インテル コア）は、インテルが設計開発・製造するx86アーキテクチャのマイクロプロセッサのうち、メインストリームからハイエンドPC向けのCPUに与えら
メニイコア、ヘテロジニアスコアのプログラミング言語
会期：9月18日～20日(現地時間) 会場：San Francisco「Moscone Center West」 ●ヘテロジニアスマルチコアの時代へ 次世代以降のIntel CPUやこれを使うプラットフォームの特徴は、アクセラレータやGPGPUなどの異種コアの存在である。Intelは、PCI Expressを使ったGeneseoを提案し、Tolapaiでは、QuickAssistアクセラレータを搭載する。このようなアーキテクチャでは、従来型のプログラミングが行ないにくくなる。特に、通常のコア以外に演算機能のあるコアやアクセラレータを持つヘテロジニアスなシステムでは、複数の命令セットで記述されたプログラミングコードを扱う必要がある。 Intelがこれらの製品の出荷を開始すれば、これまで、特殊な用途にしか使われておらず、特定の開発者しか扱わなかったヘテロジニアスなシステムを一般の開発者も扱う機
東大、1チップで512G FLOPSを達成する512コアプロセッサ
発表会では、東京大学 情報理工学系研究科の平木敬教授が、同プロジェクトの概要、新しく開発したプロセッサなどの説明を行なった。 今回発表されたGRAPE-DRプロセッサは、できる限り機能を絞って小型化したというコプロセッサを512コア搭載し、動作周波数500MHzで512G FLOPSの演算性能を1チップで実現。1チップで512コア、512G FLOPSは世界最高を達成し、また、消費電力は最大60W、アイドル時30Wで、こちらも汎用プロセッサとして演算速度当たり世界最低だという。 プロセッサは16の演算ブロック、共有メモリ、PLL(Phase Locked Loop)などの各モジュールで構成されたシンプルな構造。演算ブロックに32コアを内蔵し、32×16の512コアとなっている。1つのコアはレジスタ、加算(FADD)、乗算(FMUL)など、演算に必要な回路のみに切り詰めたという。演算の実行は
「80コア」の誤解と真実
Intelが考える「メニーコア」時代の課題とは？ Intel社長兼CEOのポール・オッテリーニ氏は、自身の基調講演の中で同社初となる「80のコアを包含したCPU」のプロトタイプを公開した。今回のIDFはサーバ／デスクトップPC向けのクアッドコアCPUの登場が大きな話題となったが、その20倍もの数のコアを内蔵したCPUである。正比例の関係ではないものの、コア数を増やせば増やすほどCPU全体のパフォーマンスが向上することはご存じのとおりだろう。コア数を20倍にして20倍に近いだけのパフォーマンスを得ることはできない。どこかになにかしらのボトルネックや落とし穴が存在して、パフォーマンスの上昇曲線が抑制されることになる。それを探るのが、今回の80コアCPUプロトタイプの役割といえる。 では具体的に、どのような問題が発生するのだろうか。例えばIntelでは、「テラスケール・コンピューティング」を次世
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
http://www.kasahara.elec.waseda.ac.jp/achieve/pdf/shining2006_2.pdf
http://www.kasahara.elec.waseda.ac.jp/achieve/pdf/arc2007_172_11.pdf
早稲田大学｜プレスリリース 情報家電の開発期間短縮が可能なマルチコア技術を開発
Intel(R) Core(TM)2 Duo Processor Overview
Intel’s TopCoder Multi-Threading Competition Series - Intel® Software Network