DRAM のエラー発生率は従来考えられていたよりずっと高い? | スラド ハードウェア
ストーリー by reo 2009年10月09日 11時30分 good-news-for-users-of-smaller-systems 部門より Google のエンジニアとトロント大学の研究者らが行った研究によると、DRAM のエラーは従来考えられていたより 100 倍から 1000 倍の高確率で発生しているそうだ (本家 /. 記事、ZDNet.com の記事より)。 この研究では Google のデータセンターにて 2 年半に渡り、ベンダーやキャパシティ、また技術も異なる様々な DRAM のデータを収集したとのこと。これによるとエラー率は Mbit あたり 10 億デバイス時間で 25,000 ～ 70,000 エラーであり、DIMM の 8 % 以上で毎年 1 回以上のエラーが発生しているという結果となったそうだ。 エラーの原因はソフトウェアよりもハードウェアエラーに因ること
｢フラッシュメモリの容量はそろそろ限界の壁を打つ｣
この不吉な発言の主は、米サンディスクのエリ・ハラリ創業者兼CEO。 初代フラッシュメモリー（コンピュータの電源を切っても情報が記憶できるもの）を出荷した1990年から、同社のフラッシュメモリーチップは14年で容量が19回倍になり今や最大容量640億bitなんですけど、｢電子の限界を越えつつある｣とNYタイムズに語ってます。 情報を記憶するセルに詰め込む電子の数が、｢最初はセル当たり約100万だったのに今は数百個｣で、さすがに｢1個未満には落とせない｣ので限界は自ずからくるそうな。チップが古くなる（例えば7年）に従い精度が落ちる問題もあるし。 というわけで、チップ容量を2倍に増やせるのは、あとせいぜい2回が限界。業界が今の640億bitから2560億bit（32GB）に達したら、それで天井を打ってしまうんだそうです。 あとは？ ｢マンハッタンに土地がなくなった時、彼らは高層ビルを建てた。われ
DDR3 SDRAM - Wikipedia
PC3-10600 DDR3 SO-DIMM (204 pins) DDR3 SDRAM (Double-Data-Rate3 Synchronous Dynamic Random Access Memory) は半導体集積回路で構成されるDRAMの規格の一種である。 2007年頃からパーソナルコンピュータの主記憶装置などに用いられるようになり、2010年後半まで市場の主流として各種デバイスで用いられた。スマートデバイスなどの組み込み向けとしても、2013年以降の高性能品（ARM Cortex-A15など）に使われるようになった。インテルはNehalemマイクロアーキテクチャ（2008年）から使用している。 DDR3 SDRAMの規格として以下が定義されている。 DDR3 SDRAMのメモリにはチップ規格とモジュール規格の2つの規格が存在している。チップ規格はメモリチップの最大動作周波数を
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
サムスン電子、容量4GBのDRAM開発に成功 | Chosun Online | 朝鮮日報
