Verilog HDLのデザイン解析・コード生成のためのPythonベースのオープンソースツールキットPyverilogをリリースしました - shtaxxx日記
Pyverilogは，ハードウェア記述言語Verilog HDLで記述されたハードウェアデザインの解析とコード生成を行うための，Python実装のツールキットです． githubからダウンロード Pyverilog: Python-based Hardware Design Processing Toolkit for Verilog HDL 構成 Pyverilogは4つのツールで構成されています． 構文解析器 (vparser) データフロー解析器 (dataflow) コントロールフロー解析器 (controlflow) コード生成器 (ast_code_generator) すべてのコードはPythonで記述されており，全体で12,000行程度とコンパクトなツールに仕上がっています． 構文解析器 構文解析器は，最もポピュラーなコンパイラコンパイラLex-YaccのPython実装の
PyCoRAM by shtaxxx
PyCoRAM Python-based Implementation of CoRAM Memory Architecture for AXI4 Interconnection on FPGAs Download ZIP Download TAR View On GitHub This project is maintained by shtaxxx What's PyCoRAM? PyCoRAM is yet another implementation of CoRAM (Connected RAM) memory architecture for FPGA-based computing. PyCoRAM generates AXI4 IP-core design from your computing kernel logic and memory access pattern
Pyverilog by shtaxxx
Python-based Hardware Design Processing Toolkit for Verilog HDL Download .zip Download .tar.gz View on GitHub What's Pyverilog? Pyverilog is open-source hardware design processing toolkit for Verilog HDL. All source codes are written in Python. Pyverilog includes (1) code parser, (2) dataflow analyzer, (3) control-flow analyzer and (4) code generator. You can create your own design analyzer, code
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
