[B! Verilog] yanoshiのブックマーク

FPGA PARK TOP

●自前／変造版－MR16 (16bitRISC)オリジナル16bitRISC －FM-TypeMいわずとしれたＦＭ変調サウンド音源－AY-3-8910(PSG)ＳＳＧサウンド音源－S/PDIF光デジタルオーディオのエンコーダ－CRTC 6845旧世代の画面コントローラ－PIA 8255ハードやっててコレを知らない方はいないはず－freq_cnt周波数カウンタ ●他人様物の紹介／リンク－fz80偽Ｘ１でも使用しているシングルサイクルZ80互換コア－tv80Z80互換コアとして最も有名な？T80のVerilogHDL版－1bit CPU(KP1)その発想がすばらしい。まさにFPGAならではの遊び方 TOPへもどる実験室 ●抵抗でビデオ出力－ＤＡＣ編－エンコーダー編　テレビ出力って簡単かも－実用編 ●自由なクロックを作る－OSC+PLL+VCOの実験－DCO+PLL

yanoshi 2012/02/11

Verilog

リンク

電気回路/HDL/SystemC の導入

Verilator で SystemC によるテストベンチを動かす † Verilator を使うと　Verilog モジュールを SystemC に変換し、同じく SystemC で書いたテストベンチを用いて検証することが可能、とのことでやってみました。 Verilator のインストール方法は電気回路/HDL/Verilator の導入（C++モード）にあります。また、続きとして Verilator でカバレッジ測定を行ってみた結果を電気回路/HDL/SystemPerl の導入にまとめました。加えて、SystemC について多少勉強した結果を電気回路/HDL/SystemC によるテストベンチにまとめつつあります。 SystemC のインストール † SystemC の実体は C++ 上のクラスライブラリです。 Verilator を使うと合成可能な Verilo

yanoshi 2012/02/11

リンク

Verilator - 趣味でハードウェア設計

趣味でハードウェア設計ハードウェア設計に関する情報をまとめるサイト。トップページページ一覧メンバー編集 Verilator 最終更新： don10ueda 2011年06月11日(土) 15:59:28履歴 Tweet Top > Verilator Verilatorとは Verilatorの特徴 Verilatorが変換可能な記述サブメニュー Verilator::インストール Verilator::Lintチェック Verilatorとは Verilatorは、高速なVerilog-HDLシミュレータです。もともと、CPUをC言語にて検証するためにVerilogからCへのトランスレータとして開発されました。 Verilatorの基本機能は「論理合成可能なVerilogコードをC++/SystemC/SystemPerlに変換する」ことです。その他、Lint機能やCovera