Summary Each BAR is a 32-bit memory location that describes describes a memory region (base address + width) that your CPU can use to talk to a PCIe device. When you read or write to offsets within the memory regions specified by a BAR, TLP packets are sent back and forth between the CPU/memory and the PCIe device, which tells the PCIe device to do something or send something back. Such reads and
2. 初めに ○ CXLが新たなインターコネクトの仕様として注目されつつある ○ GPGPU, Smart NIC, FPGA, メモリ(揮発性、不揮発性)など、次世代のデバイスを高速に接続 ○ 一方で、CXLの仕様は過去の仕様や技術資産の蓄積の上に成り立っているため、若手技術者 には非常にとっつきにくいものとなっている ○ 過去のことを知らないと、仕様書中の言葉すらもわからない可能性がある ○ CXLの仕様書はPCI, ACPIの用語が多々出てきており、そちらをポイントしているケースも多い ○ 上記仕様について経験のない若手技術者にとって、非常にハードルが高い仕様となっている ○ このため、本資料では読者が以下になることを目指す ○ CXLの機能概略を知ることができる ○ CXLの仕様書が自力で読める(*)ようになる ○ CXL対応デバイスやそのドライバの開発のため ○ 対応OS・プラッ
第1章 PCIからNICの情報を取得する 1.1 この章でやること NICはPCIで接続されており、NICを制御するための情報はPCIの管理領域(PCIコンフィグレーション空間)に並ぶレジスタにあります。この章では、NICを制御するための情報をPCIコンフィグレーション空間内のレジスタから取得する方法を、以下の流れで紹介します。 自作OSを動作させる対象のマシン上でlspciによりNICを確認 1.で確認した内容をキーとして、NICを制御するための情報をPCIコンフィグレーション空間から取得 1.2 lspciコマンドでNICを確認 lspciはPCIの情報を取得するLinuxのコマンドです。この項では、自作OSを動作させる対象のマシン(VM含む)上でLinuxを起動し、lspciコマンドを使ってPCIのデバイス情報を取得し、マシンに搭載されているNICを把握します。 本書では一応、想定す
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く