はじめに Verilog書かずにPythonのみでVerilogのデザイン・テストをやってみました。やってみた系です。 テストは以前書いたcocotb、デザインにはVeriloggenを使用しました。 環境はCentOS6.6になります。 環境構築 Veriloggenを使用するには、作者さんのブログの通り、Pyverilog, Jinja2のインストールが必要になります。 処理系がPython3.3で書かれているため、cocotbとの相性がOS環境も含めて今ひとつよくありません。 よって、ウチの環境ではvirtualenvを使わずに直接インストールしました。 git clone https://github.com/shtaxxx/Pyverilog git clone https://github.com/shtaxxx/veriloggen sudo pip install jinj
![Veriloggenとcocotbで、PythonのみでVerilogのデザイン・テストを行う。 - Qiita](https://cdn-ak-scissors.b.st-hatena.com/image/square/e946306851169688c32a3a195fd5a369473c2181/height=288;version=1;width=512/https%3A%2F%2Fqiita-user-contents.imgix.net%2Fhttps%253A%252F%252Fcdn.qiita.com%252Fassets%252Fpublic%252Farticle-ogp-background-9f5428127621718a910c8b63951390ad.png%3Fixlib%3Drb-4.0.0%26w%3D1200%26mark64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZ3PTkxNiZoPTMzNiZ0eHQ9VmVyaWxvZ2dlbiVFMyU4MSVBOGNvY290YiVFMyU4MSVBNyVFMyU4MCU4MVB5dGhvbiVFMyU4MSVBRSVFMyU4MSVCRiVFMyU4MSVBN1Zlcmlsb2clRTMlODElQUUlRTMlODMlODclRTMlODIlQjYlRTMlODIlQTQlRTMlODMlQjMlRTMlODMlQkIlRTMlODMlODYlRTMlODIlQjklRTMlODMlODglRTMlODIlOTIlRTglQTElOEMlRTMlODElODYlRTMlODAlODImdHh0LWNvbG9yPSUyMzIxMjEyMSZ0eHQtZm9udD1IaXJhZ2lubyUyMFNhbnMlMjBXNiZ0eHQtc2l6ZT01NiZ0eHQtY2xpcD1lbGxpcHNpcyZ0eHQtYWxpZ249bGVmdCUyQ3RvcCZzPTJmMTE2NzRmNDdhODM4MWYxZjY3MDBlMjJlNmE4YWIz%26mark-x%3D142%26mark-y%3D112%26blend64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZ3PTYxNiZ0eHQ9JTQwdGV0aHlzX3NlZXNhYSZ0eHQtY29sb3I9JTIzMjEyMTIxJnR4dC1mb250PUhpcmFnaW5vJTIwU2FucyUyMFc2JnR4dC1zaXplPTM2JnR4dC1hbGlnbj1sZWZ0JTJDdG9wJnM9MzliYzBjZTBjMDI5MDE1ZGQ3M2M1ZmNmZGZiOWRlZjA%26blend-x%3D142%26blend-y%3D491%26blend-mode%3Dnormal%26s%3Daa9387d9798beb9a7532e9d4b196f7a6)