【レポート】ISSCC 2008 - 脳の働きに近づくHTMシステム - Jeff Hawkins氏が講演 (1) 1つのアルゴリズムを多くの問題に適用する大脳新皮質 | エンタープライズ | マイコミジャーナル
ISSCC 2008で、Jeff Hawkins氏が「なぜコンピュータは、もっと脳に近づけないのか? これらのトランジスタで何すべきか?」と題した講演を行った。Hawkins氏というと、Palm PilotやTreoの生みの親として知られるが、この日は脳科学者という同氏のもう1つの顔での登壇だった。 大脳皮質と同じサイズのナプキンを手に形や構造を説明するJeff Hawkins氏 ヒトの知能や学習の仕組みを考える上で同氏が着目しているのが大脳新皮質である。1,000平方センチの広さで、薄さは3ミリ程度。脳の大部分を覆う形になっており、容積は脳全体の60%程度。300億個のニューロンがあると考えられている。ヒトは生まれた時には記憶がなく、その後の生活、特に若い時の経験によって脳の働きを左右する情報が新皮質に蓄えられる。 Hawkins氏によると、新皮質はわれわれが日々の生活で直面する数々の問
【レポート】ISSCC 2008 - Microsoftの「サーフェス・コンピューティング」が誕生するまで (1) 半導体集積回路技術もコンシューマを視野に | エンタープライズ | マイコミジャーナル
International Solid State Circuits Conference(ISSCC) 2008のテーマは「System Integration for Life and Style (生活とスタイルのためのシステム集積化)」である。ISSCCで消費者を強く意識したテーマが選ばれるのはめずらしいが、半導体技術の進展に伴う、高効率化や機能統合、マルチコア、大容量のフラッシュメモリーストレージなどの可能性を、いかにユーザーの生活を豊かにする機能に結びつけるかは今日の大きな課題である。多機能携帯電話やUMPCなど、新しいタイプのデバイスに対する消費者の関心が高まる中、非常にタイムリーなトピックと言える。本稿ではテクニカルセッション初日の午前中に行われた4本の全体セッションの中から、特に生活やスタイルへのインパクトに焦点を当てたMicrosoft Researchのプリンシパルリ
【レポート】ISSCC 2008 - 低消費電力化が進む高速ディジタル伝送用適応型波形等化回路 | エンタープライズ | マイコミジャーナル
ISSCC 2008の1日目、「High Speed Transceivers」(セッション番号5)では、日立製作所、台湾国立大学、ルネサス テクノロジなどから、高速なディジタル伝送を実現するための等化回路(equalizer)が発表された。高速なディジタル信号がプリント基板等の伝送路を通過する際には、信号の周波数に依存した減衰や遅延が発生して信号波形が歪んでしまうため、信号を受信する側では、その歪んだ信号波形を復元する必要がある。等化回路とは、そのような歪んだ受信信号を復元する回路のことだ。 このセッションの論文は8件あり、信号の伝送速度が3-10Gb/sのものが6件と、20Gb/s以上のものが2件である。使われているプロセスは65nm、90nm、130nm、180nmのバルクCMOSプロセスで、90nmが最も多いものの、Ethernet(IEEE 802.3an等)をターゲットとした1
【レポート】ISSCC 2008 - Tilera、タイルプロセッサ「TILE64」の詳細を発表 | エンタープライズ | マイコミジャーナル
米ベンチャーのTileraは、ISSCC 2008にて同社のタイルプロセッサ「TILE64」の詳細を発表した。TILE64の発表は昨年のHotChipsに続いて2回目となる(講演番号4.4:TILE64 Processor: A 64-Core SoC with Mesh Interconnect)。 タイルプロセッサは最近のCPUアーキテクチャ開発の流れの中で新しい視点をもたらしている。コアを沢山実装しているが、その本質はデータフローモデルをベースにしたメッシュネットワーク上のコア間コミュニケーションにあり、この点でマルチコアとは異なるコンセプトのアーキテクチャだ。米国を中心に研究が進められ、MITの「RAWプロセッサ」、テキサス大学の「TRIPS」などが挙げられる。昨年のISSCCでIntelが80タイルプロセッサを発表、その後「Larrabee」というコードネームが与えられて開発が進
【レポート】ISSCC 2008 - Source Followerを基本構成とする6次280MHzのフィルタの構成 | エンタープライズ | マイコミジャーナル
イタリアのSalento大学のグループはsource followerで構成される積分器と負性抵抗で実現される積分器を組み合わせることで、6次280MHzのフィルタを発表した(講演番号3.4:A 6th-order 100uA 280MHz Source-Follower-Based Single-loop Continous-Time Filter)。 RCのはしご型のフィルターを構成する方法の一つに、SFB(Source-Follower-Based) filterがある。この構成の抵抗の一部を負性抵抗を用いて特性を改善する手法(SFB single-loop filter)を提案している。不正抵抗はsource followerをクロスカップル接続することで実現している。 提案のフィルタの直流利得は、フィルタの次数が偶数と奇数のときで異なるが、もし、負荷抵抗が大きい場合は1となる。ま
【レポート】ISSCC 2008 - 6角形構造の基本ブロックによるFPAAの構成法による回路設計 | エンタープライズ | マイコミジャーナル
ドイツのFreiburg大学のグループは、6角形構造を基本ブロックとするFPAAを提案し、実際に0.13μm CMOS processを用いて、186MHzの利得帯域幅を有するフィルタを構成した(講演番号3.3:A continuous-time hexagonal field-programmable analog array in 0.13um CMOS with 186MHz GBW)。 OTAのGmをスイッチすることでFPAAの構成要素を実現しリコンフィギュアラブルなフィルタの構成を実現している。6角形のブロックを基本ブロックとする。基本ブロックには7個のOTAとCMFB、bias回路を含む構成となっている。この6角形の基本ブロックを7つ使い、6角形を形成し(蜂の巣のように配置)、その中の構成要素のOTAのGmをスイッチでON/OFFしてフィルタを構成する。 提案手法の回路を0.1
【レポート】ISSCC 2008 - Intel、超低消費電力IAプロセッサ「Silverthorne」を発表 | エンタープライズ | マイコミジャーナル
Intelは、ISSCC 2008にて、数百mW程度の消費電力で動作できる、超低消費電力のIAプロセッサを発表した。コードネーム「Silverthorne」と呼ばれているCPUで、全くの新設計CPUである。(講演番号13.1:A Sub-1W to 2W Low Power IA Processor for Mobile Internet Devices and Ultra-Mobile PCs in 45nm High-k Metal Gate CMOS) Intelは2006年6月に同社のXscaleプロセッサファミリを中心とした携帯機器向けコミュニケーション・プロセッサとアプリケーション・プロセッサ事業をMarvellに売却した。その後、Xscaleに替わる同社の携帯電話やモバイルインターネット用途向け超低消費電力プロセッサをどのように提供していくのか、ということが注目されていたが、
【レポート】ISSCC 2008 - 広い可変範囲のリコンフィギュアブルCMOSベースバンドIC | エンタープライズ | マイコミジャーナル
NECのグループは、非常に広い可変範囲を有するリコンフィギュアブルCMOSベースバンドICを開発し、発表した(講演番号3.1:A Widely-tunable reconfigurable CMOS Analog baseband IC for software-defined radio)。通信方式に伴って必要となるフィルタの特性は様々である。例えばWCDMAでは広い帯域で緩やかな減衰特性を有するフィルタを必要とし、GSMでは狭い帯域で急峻な減衰特性のフィルタが必要となる、などである。 これら様々な通信方式に対応するするフィルタを実現するために、従来は個別にフィルタを用意するなど回路面積を必要としていた。この発表は、一つのフィルタトポロジーで複数の特性と広い遮断周波数可変範囲を実現する方法を提案している。 実現のために「トランスコンダクタンスアンプ (OTA) のトランスコンダクタンスの
【レポート】ISSCC 2008 - Intelの巨大チッププロセサ「Tukwila」 (1) 商用プロセサで初めて20億トランジスタを搭載 | エンタープライズ | マイコミジャーナル
サンフランシスコのMarriottホテルで開催されたISSCC (International Solid-State Circuits Conference)のマイクロプロセサセッションにおいて、Intelの次世代Itaniumプロセサである「Tukwila」が発表された。Itanium系列としてはMontecito、Montvaleに続く6代目のプロセサで、Montvaleから搭載コアを倍増した4コアのプロセサである。 今回の発表はマイクロプロセサセッションとしては、新機軸のペアで2つの論文を発表する形式で、論文4.6がプロセサチップの全貌を発表する"A 65nm 2-Billion-Transistor Quad Core Itanium Processor"で、論文4.7は"Circuit Design for Voltage Scaling and SER Immunity on
【レポート】ISSCC 2008 - Silverthorneは多彩な低電力技術を採用 (1) リーク電流は第一義的にはチップ面積に比例 | エンタープライズ | マイコミジャーナル
ISSCC 2008のモバイルプロセッシングに関するセッション13において、IntelはSilverthorneについて発表を行った。Silverthorneについては、既に、2月6日の古林氏の記事で報道されているが、7.8mm×3.1mmというチップサイズであり、ボリュームゾーンのPC用CPUチップと比較しても1/4〜1/3の小さいチップサイズのプロセサである。 チップの消費電力を決める主要な要素であるスイッチングにより充放電するキャパシタンスも、リーク電流も、第一義的にはチップ面積に比例する。これが、Silverthorneが低電力である第一の理由である。 また、最新の45nmプロセスの採用も低電力化には大きく貢献している。65nmプロセスと比較すると、単位チップ面積あたりの消費電力は増加するが、必要な面積がおおよそ半減するので、全体としては省電力となる。 45nmプロセスの採用に加え
【レポート】ISSCC 2008 - SunのRockプロセサ (1) 今年は、「Rock」の発表がトップを飾った | エンタープライズ | マイコミジャーナル
Niagara(商品名はUltraSPARC T1)プロセサで大胆に多数コア、多数のマルチスレッドの分野を切り開いたSunが、そのメニースレッドの効率の良さに加えてシングルスレッドの性能を改善する次世代のプロセサとして開発してきたのがRockである。 これまで、Rockについては殆ど情報が無かったが、2月4日のISSCC(International Solid-State Circuits Conference)の初日のマイクロプロセサセッションにおいて、プロセサチップの詳細が明らかにされた。発表者は、Sunのプロセサ開発を担当するMicroelectronics部門のシニアバイスプレジデント、Chief Technical Officerで、Rockのチーフアーキテクトを務めたMarc Tremblay氏と、回路関係の責任者であるGeorgios Konstadinidis氏である。 例
【レポート】ISSCC 2008 - マルチコア化は増大する半導体プロセサ微細化のコストを正当化できるか? | エンタープライズ | マイコミジャーナル
ISSCCでは論文の発表が夕方5時まであり、その後、発表者が質問に答えるAuthor Interviewがある。そして、午後のプログラムは5時半ころに終わるが、更に、7時からイブニングセッションというパネルディスカッションがあり、その間に夕食と、かなり忙しいスケジュールである。 プロセサ関係では、"Can Multicore Integration Justify the Increased Cost of Process Scaling"というタイトルで、2日目にイブニングセッションが行われた。パネリストは、MIT教授で、Tilera社の創立者でCEOのAnant Agarwal教授、IntelのMicroprocessor LabのディレクタのShekhar Borkar氏、RenesusのSHプロセサ開発のジェネラルマネージャの長谷川氏、SunのチーフサイエンティストのRick He
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【レポート】ISSCC 2008 - FIR LPF用の利得可変回路の開発 | エンタープライズ | マイコミジャーナル
【レポート】ISSCC 2008 - Intel、次世代Itanium Processor "TukWila"を発表 | エンタープライズ | マイコミジャーナル