インテル、ついに不揮発性のメインメモリ「Intel persistent memory」発表、実稼働デモ公開。2018年に新型Xeon「Cascade Lake」とともに登場予定
Intel persistent memoryはデータの保持に電力を必要としない、不揮発性メモリの一種だ。データをメモリからストレージに保存する必要がなくなるなど、コンピュータのアーキテクチャを一変させる可能性を持つ。 現代のコンピュータは基本的にメインメモリとしてDRAMを利用しています。DRAMはアクセスが高速な一方、容量あたりの単価は高く、それゆえ大量にコンピュータに搭載することが難しく、またデータを保持し続けるのに電力を必要とします。 このDRAMの能力と性質を補完するため、一般に現代のコンピュータには二次記憶装置として大容量で安価かつ電力がなくてもデータを保持し続けられるハードディスクドライブなどのストレージを備えています。 こうした現代のコンピュータの構造を一変させようとインテルが5月16日に発表したのが、大容量かつ低価格、しかもデータの保持に電力を必要としない、同社とマイクロ
ハイパーバイザの作り方〜ちゃんと理解する仮想化技術〜 第１回 x86アーキテクチャにおける仮想化の歴史とIntel VT-x - 驟雨のカーネル探検隊（只今遭難中ｗ
おことわりこの記事はSoftware Design (ソフトウェア デザイン) 2012年 10月号に掲載された記事を再編集、公開しているものです。紙媒体で読みたい方、連載の新しい回をお読みになりたい方はSoftware Designを購入して下さい。よろしくお願い致します。はじめに初めまして、浅田拓也（@syuu1228）です。本号より「ハイパーバイザの作り方」と題して、ハイパーバイザの内部の実装やその土台となるハードウェア側の仮想化支援技術の詳細について解説を行なっていきます。よろしくお付き合いお願い致します。x86アーキテクチャにおける仮想化の歴史と仮想化手法近年、x86アーキテクチャのコンピュータの性能が劇的に向上したことにより、デスクトップ用途だけでなくサーバ用途にも積極的に用いられるようになりました。さらに、サーバとしてもユースケースによってはハードウェア性能に余裕が出てきたこ
ハイパーバイザの作り方〜ちゃんと理解する仮想化技術〜 第２回 Intel VT-xの概要とメモリ仮想化 - 驟雨のカーネル探検隊（只今遭難中ｗ
おことわりこの記事はSoftware Design (ソフトウェア デザイン) 2012年 11月号に掲載された連載記事をブログ向けに再編集、公開しているものです。紙媒体で読みたい方、連載の新しい回をお読みになりたい方はSoftware Designを購入して下さい。よろしくお願い致します。VMCSの構造それでは、前回のハイパーバイザのライフサイクルの説明でも度々紹介したハイパーバイザ側のコンフィグレーション情報であるVMCS（Virtual Machine Control Structure）の内部構造を以下に説明します。VMCS revision identifierVMCS のデータフォーマットのリビジョン番号。VT-x が拡張され、古いCPUと新しいCPUではVMCS のフォーマットが異なる可能性があるため、バージョンチェックのためリビジョンが書き込まれる。ハイパーバイザでサスペン
x86 の新しいメモリ保護機能 Supervisor Mode Access Prevention(SMAP) - 教育は参考ブログ
Intel64 and IA-32 アーキテクチャ仕様書に取り込まれる前の新機能を定義する Intel Architecture Instruction Set Extensions Programming Reference が Aug. 2012 に改定され 014 になったようだ。前回は日記を書いたのは id:nminoru:20120901:intelcpu だった。 http://software.intel.com/sites/default/files/319433-014.pdf 今回は Supervisor Mode Access Prevention (SMAP) というメモリ保護機能の追加がメインらしい。SMAP を有効にするには CR4 の bit 21 を立てる。 もともと x86 のページテーブルエントリには U/S (User/supervisor) ビットが
Intel DPDK実験のご報告
カテゴリー DX (2) 一般 (57) 研究会 (5) 働き方 (3) 技術 (348) Edge AI (2) Edge Computing (12) Erlang (1) FIWARE (2) Fog Computing (9) Infiniband (31) Internet of Things (32) Key Value Store (17) Linux (3) Linux KVM (10) Machine Learning (1) RealTime Web (14) Webサービス (42) インフラ (7) コンテナ (3) ストレージ (92) データセンター (7) データベース (47) データ流通 (6) テレプレゼンス (2) ネットワーク (214) 仮想化 (110) 災害コミュニケーション (26) 空間情報 (30) 量子コンピューティング (3) 教育
“クロスプラットフォーム仮想化”が実現するCPUの壁を超えたアプリの利用法
SPARC/Solaris環境のシステムでアプリケーションを構築している企業は多いだろう。そうした企業の悩みは、いかに新しいシステムに移行するパスを用意するかという点にあるのではないか。特にSPARCサーバーの保守切れが近づいている企業は、サーバー導入からアプリケーションのリコンパイルなどマイグレーションのためのさまざまな作業が発生することになり、管理者にとっては悩ましいところだろう。 こうした悩みを解決する方法のひとつとして、株式会社ネットワールドが販売する「QuickTransit（クイック・トランジット）」という製品がある。QuickTransitは、ソースコードやバイナリに変更を加えることなく、SPARC/Solarisアプリケーションをx86ベースのハードウェアで動作させることができるのが特長だ。今回、QuickTransitの開発元である米Transitive、バイスプレジデン
Intel，多コア化可能な新アーキテクチャ「Larrabee」を来週発表
米Intelは米国時間2008年8月12日，カリフォルニア州ロサンゼルスにて開催されるコンピュータ・グラフィックス関連の展示会SIGGRAPH 2008（8月11～15日）で，多コア化が可能な新プロセサ・アーキテクチャ「Larrabee」（開発コード名）の詳細を発表する。 ソフトウエア・レンダリング3次元パイプラインの新手法，多コア・プログラミング・モデル，各種用途における処理性能分析などを解説した論文（英文）をベースに，Larrabeeの機能や性能を紹介する。 Larrabeeは，同社が提唱する高度なグラフィックス処理「Visual Computing」の実現を可能とする新たなプロセサ用アーキテクチャ。x86アーキテクチャの演算コアを数十から数千個というレベルで搭載可能とする共有キャッシュ・メモリーを採用。複数データを一括処理できるSingle Instruction Multiple
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
[Intel-gfx] i915 issues with 4.6
Intel DPDK Step by Step instructions