VLSIシンポジウムにプレスとして参加 半導体の三大重要国際学会の1つであるVLSIシンポジウムについて、国別論文数のシェアを分析したところ、半導体出荷高シェアとの相関関係があることが分かった(「国際学会の論文採択数が激減、弱体化が止まらない日本半導体の研究開発力」2015年3月4日)。この記事が関係者の目にとまり、それがきっかけとなって、2015年6月15日~19日に、京都で開催された第35回VLSIシンポジウムに、プレスとして招待された。 VLSIシンポジウムは毎年6月に京都とハワイで交互に開催される。シンポジウムはデバイス・プロセス技術に関するテクノロジー(Technology)分野と、システム・回路設計技術に関するサーキット(Circuit)分野の2つに分かれている。 私は、半導体の技術者時代に微細加工技術を専門としていたことから、領域が近そうなテクノロジー分野に主として参加した。
ARMから見た7nm CMOS時代のCPU設計(13)~高移動度FinFETの期待と現実:福田昭のデバイス通信(24)(1/2 ページ) FinFETの“延命策”として、チャンネルの材料をシリコンからゲルマニウム(Ge)やインジウム・ガリウム・ヒ素(InGaAs)などに変更する方法がある。だが、ARMの講演では、この“延命策”に悲観的だった。今回は、Ge FETなどが抱える問題と、その打開策について紹介する。 移動度の高さをコンタクト抵抗の増加が打ち消す 前回は、14nm世代から5nm世代にかけてトランジスタの仕様がどのように推移していくかを示した。それから、FinFET(フィンフェット)の延命策を説明した。 FinFETの延命策は、チャンネルの材料をシリコン(Si)から、キャリア移動度の高い別の材料に変更することだと、前回は述べた。ゲルマニウム(Ge)やインジウム・ガリウム・ヒ素(InG
Intelは10年近くにわたり、量子井戸電界効果トランジスタ(QWFET)の研究を進めてきた。ある半導体アナリストは、Intelの10nmチップは、III-V族半導体、具体的にはInGaAs(インジウム・ガリウム・ヒ素)とGe(ゲルマニウム)を用いたQWFETになると予測している。 ある半導体アナリストが、Intelが次の2世代で用いるプロセス技術について大胆かつ詳細な予測を立てている。この予測が正しければ、Intelは業界で再び一歩先を行くようになるだろう。 そのアナリスト、David Kanter氏は、自身のWebサイト「Real World Technologies」に投稿した記事の中で、Intelは10nmプロセス以降、QWFET(Quantum-Well FET:量子井戸FET)を用いるようになると述べた。この新たなトランジスタ構造では、2つの新素材が用いられるようになる。具体的
東京大学は12月15日、極低電圧での動作が可能な新しい構造のトンネル電界効果トランジスタを開発したと発表した。 同成果は、同大大学院 工学系研究科の高木信一教授らによるもの。詳細は、国際会議International Electron Device Meeting(IEDM)の「Technical Digest」に掲載された。 IT機器の消費エネルギーの増大は国際的にも重大な課題であり、従来のMOSトランジスタとは動作原理の異なる、極低消費電力で動作するデバイスの開発競争が激しくなっている。今回、研究グループは従来のMOSトランジスタとほぼ同等の素子構造で、Siに引っ張り応力を加えた歪みSiとGeのヘテロ界面からなる接合を用いる新しいトンネル電界効果トランジスタを開発した。同トランジスタでは、ゲート電圧のわずかな変化で極めて大きな電流変化を実現しており、素子のオン状態とオフ状態の電流比を1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く