ピン・アサイン制約：Pin Planner…ピン番号，IO規格(3.3V,TTLとか)，タイミング制約：TimeQuest…FPGA内部の周波数やI/Oタイミングなど検証（Synopsys Design Constraints (SDC)を採用），

fpga
altera

chanpe246 のブックマーク 2014/09/16 17:39

<blockquote class="hatena-bookmark-comment"><a class="comment-info" href="https://b.hatena.ne.jp/entry/226509321/comment/chanpe246" data-user-id="chanpe246" data-entry-url="https://b.hatena.ne.jp/entry/s/edn.itmedia.co.jp/edn/articles/1005/20/news106.html" data-original-href="https://edn.itmedia.co.jp/edn/articles/1005/20/news106.html" data-entry-favicon="https://cdn-ak2.favicon.st-hatena.com/64?url=https%3A%2F%2Fedn.itmedia.co.jp%2Fedn%2Farticles%2F1005%2F20%2Fnews106.html" data-user-icon="/users/chanpe246/profile.png">第12回　技術者のための回路設計開発フロー その2「制約条件の設定編」</a><ul class="comment-tag" style="list-style: none; margin: 0px;"><li style="float: left">[<a href="https://b.hatena.ne.jp/q/fpga">fpga</a>]</li><li style="float: left">[<a href="https://b.hatena.ne.jp/q/altera">altera</a>]</li></ul><br><p style="clear: left">ピン・アサイン制約：Pin Planner…ピン番号，IO規格(3.3V,TTLとか)， タイミング制約：TimeQuest…FPGA内部の周波数やI/Oタイミングなど検証（Synopsys Design Constraints (SDC)を採用），</p><a class="datetime" href="https://b.hatena.ne.jp/chanpe246/20140916#bookmark-226509321"><span class="datetime-body">2014/09/16 17:39</span></a></blockquote><script src="https://b.st-hatena.com/js/comment-widget.js" charset="utf-8" async></script>

このブックマークにはスターがありません。
最初のスターをつけてみよう！