RISC-V内蔵FPGAを搭載した小型シングルボードコンピュータ
米国 Efinix社製 FPGAスタータキット“Xyloni”入門［RISC-V編］
米国 Efinix社製 FPGAスタータキット “Xyloni”入門［RISC-V編］ 実験開発ソース70本公開！1万円で正統派プログラマブル・ロジックICを攻略する 著者・講師：圓山 宗智/Munetomo Maruyama 企画編集：ZEPエンジニアリング株式会社 関連記事：ソースコード全公開！Lチカから始めるFPGA超入門［Efinix導入編（前編）］ 関連記事：ソースコード全公開！Lチカから始めるFPGA超入門［Efinix導入編（後編）］ 参考文献：［VOD/KIT］ 実習キットで一緒に作る！オープンソースCPU RISC-V入門 参考文献：［VOD/KIT］Zynqで初めてのFPGA×Linux I/O搭載カスタムSoC製作 参考文献：［VOD/KIT］ARM Cortex-A9＆FPGA内蔵SoC Zynqで初体験！オリジナル・プロセッサ開発入門 参考文献：［VOD/KIT］
合成開口レーダ（SAR）データの軌道上画像化に成功
宇宙航空研究開発機構（以下、JAXA）と株式会社QPS研究所（以下、QPS研究所）はQPS-SAR 6号機「アマテル-Ⅲ」に搭載した、FPGA (Field Programmable Gate Array) を用いた「軌道上画像化装置」（以下、本装置）において、合成開口レーダ（SAR）（注１）データの軌道上での画像化に成功いたしました。 本装置は、従来は地上の計算機で行っていたデータ処理を、高速処理が可能なFPGAに適したアルゴリズムに書き換えてファームウェア化することにより衛星搭載用の装置として実現したものです。（注２）（図１） JAXAとQPS研究所は、本装置を2023年6月13日に打ち上げられた「アマテル-Ⅲ」に搭載し、軌道上での技術実証に係る共同研究を行っています。 このたび、「アマテル-Ⅲ」の軌道投入後の初期チェックの一環として、あらかじめ衛星内に格納していたSARデータ（注３）
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
