チップを3次元積層するための加工コストを劇的に低減する新技術が登場した。LSIなどのデバイスを複数チップ重ねて3次元化する際の加工コストを,現在の1ウエーハ当たり100数十米ドルから,業界目標の50米ドル以下/ウエーハへと大幅に削減できる可能性がある。3次元化の応用分野が,メモリーやLED,太陽電池など,コスト要求の厳しい用途にも拡大するキッカケとなりそうだ。
![3次元化の激安技術,TSV加工を50米ドル/ウエーハで](https://cdn-ak-scissors.b.st-hatena.com/image/square/bed39b5962a5d552c95b6d796db8f55e72d32943/height=288;version=1;width=512/https%3A%2F%2Fxtech.nikkei.com%2Fimages%2Fn%2Fxtech%2F2020%2Fogp_nikkeixtech_hexagon.jpg%3F20220512)
チップを3次元積層するための加工コストを劇的に低減する新技術が登場した。LSIなどのデバイスを複数チップ重ねて3次元化する際の加工コストを,現在の1ウエーハ当たり100数十米ドルから,業界目標の50米ドル以下/ウエーハへと大幅に削減できる可能性がある。3次元化の応用分野が,メモリーやLED,太陽電池など,コスト要求の厳しい用途にも拡大するキッカケとなりそうだ。
伊仏STMicroelectronics社は,IEEE 802.15.4に準拠する2.4GHz帯のRFトランシーバを内蔵した32ビット・マイコン「STM32Wファミリ」を発表した。プロセサ・コアとして,英ARM Ltd.の「Cortex-M3」を使う。
ドイツFraunhofer Institute for Solar Energy Systems(ISE)は,n型半導体を基板とし,その上に薄いp型半導体層を形成した単結晶Si太陽電池で,エネルギー変換効率23.4%を確認したと発表した。セル面積は2cm角である。Fraunhofer ISEは量産も可能としており,三洋電機などがけん引する結晶Si系太陽電池の高効率化競争に名乗りを上げた格好だ(関連記事)。 n型半導体を基板とする構造の結晶Si系太陽電池は,p型を基板とする構造に比べて不純物への耐性が大きく,理論的にはエネルギー変換効率を上げやすい。ところが,これまでの多くの結晶Si系太陽電池では,p型を基板とする構造のものがほとんどだった。具体的には,厚いp型半導体の上に非常に薄いn型半導体層を形成していたのである。 理由の一つは封止層材料にある。Fraunhofer ISEによれば,封止
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く