無線通信回路の周波数シンセサイザや,マイクロプロセサの高速クロック生成回路において,必須の回路がPLLである。通常はアナログ回路で実現する。このPLLを,すべてデジタル回路で構成するという設計コンセプトが「ADPLL」だ。実際にADPLLを利用した回路の研究開発を進めている群馬大学の小林氏らが,ADPLLの意義や,構成について解説する。(日経エレクトロニクス) 最近,回路設計においてADPLL(all digital phase-locked loop)というキーワードを聞くことが多くなってきた。ADPLLは,その名の通り,すべてをデジタル回路で構成したPLLである。特に,微細な設計ルールを用いて製造するCMOS製システムLSIに適した技術と言える。 ADPLLは,元米Texas Instruments Inc.(TI社)のBogdan Staszewski博士によって提案された位相同期回
![第5回:完全デジタルPLL回路「ADPLL」を学ぶ](https://cdn-ak-scissors.b.st-hatena.com/image/square/bed39b5962a5d552c95b6d796db8f55e72d32943/height=288;version=1;width=512/https%3A%2F%2Fxtech.nikkei.com%2Fimages%2Fn%2Fxtech%2F2020%2Fogp_nikkeixtech_hexagon.jpg%3F20220512)