FETはVCA(電圧制御アンプ)やアッテネーターなどによく用いられており、可変抵抗の役割を果たす。制御電圧を印加することにより、チャンネル抵抗と回路全体の利得を設定できる。しかし、個体差が大きいため、選別を行って使用する場合が多い。 図1の回路は、整合のとれた2つのFETを使ってマスター・スレーブ・サーボ技術を実現した可変利得のVCAである。回路全体の利得は、印加する制御電圧VCの線形関数になる。図1の回路はVC=0のときに最小の利得が得られる。VCの電圧を高くすると直線的に利得が増加する。この特性は、利得を制御する素子に1つのFETを用いる一般的な可変利得回路では得られない。 さらに図1の回路は、バイアスを外部から供給する必要がないため、FETの個体差を補うことができる。このためFETは厳しく選別しなくてもよい。 この回路は、FETであるQ1Aのドレイン電圧VDSを低電圧(比較電圧VRE