どっこい生きてたmP6
【写真01】あまりに入り口の脇過ぎて、むしろ目にとまってないのではないかという立地。あまり見る人も居ないまま、ぐるぐると回り続けるのを、警備員が仕方なさそうに監視しているのは、むしろ哀愁を誘うものがあった 会期：4月14日～18日(米国時間) 会場：米国サンノゼ McEnery Convention Center さて、やっとESC SVの展示物の話をすることができる。まずは比較的興味あるであろう、x86系プロセッサの話をしてみたい。会場には「4つ」のx86プロセッサベンダーがすべてブースを設けると共に、これらのCPUを使ったボードを出展しているベンダーも多いため、至る所にx86プロセッサが溢れているという構図は変わらない。ただ、PC向けではなくEmbedded向けだから、多少展示される内容は通常と異なることになる。それらの動向をベンダー別にご紹介したい。 ●Intel ～広告の割にやる気
後藤弘茂のWeekly海外ニュース PCのメモリ階層の変革を展望するMicrosoftとIntel
半導体製品であるCPUのパフォーマンスは指数関数的に向上して行くのに、機械部品であるディスクストレージのパフォーマンスはなかなか上がらない。また、ディスクストレージはシーケンシャルな読み書きは高速になっているが、ランダムな読み書き性能はほとんど向上しない。つまり、ディスクドライブはCPUから見ると、より低速でアクセスするのに遠いデバイスになりつつある。特にランダムアクセスではその傾向が強まっている。 さらに、クライアントWindowsは64-bit移行がMicrosoftの思惑より遅れたため、メインメモリ搭載量には実質的に3GBの制約が課せられている。そのため、今後、一般ユーザ向けのメインストリーム&バリューPCでは、メインメモリの量を増やし続けて、ディスクアクセスを減らすことが難しくなる。 一方、ディスク上のデータは、頻繁に読み書きされるホットな小部分と、連続的なアクセスが時たま行なわれ
後藤弘茂のWeekly海外ニュース
●JEDECはDDR4メモリの策定中 次世代メモリの流れが見えてきた。DRAMの標準規格を策定するJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)は、次期メインストリームメモリ「DDR4」のロードマップを公式に明らかにした。DDR4はピン当たり転送レートで1.8Gbpsから3.2Gbpsをカバーし、2009年にサンプル、2010から2011年の立ち上げを目指す。DDR3までのDRAMインターフェイスと同様にシングルエンデッドのシグナリング技術を継承しながら倍速化を行なう。 だが、その一方で、伝送技術を一新した次世代DRAM「NGM(Next Generation Memory)」の策定も行なわれている。NGM Diff(Differential Signaling)では、ディファレンシャル方式のシグナリング技術の採用で最高6.4Gbpsのピン当たり転送レートを達成する。
後藤弘茂のWeekly海外ニュース-6.4Gbpsを狙う次々世代メモリ「NGM Diff」
●MicronのロードマップではDDR4の代わりにNGMが登場 DRAMでは、数年前から「NGM(NewまたはNext Generation Memory)」と呼ぶ次世代メモリの構想がJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)周辺から聞こえてきていた。最初にNGMと見られる話が漏れてきたのは2年ほど前で、その時は、DDR系メモリはDDR3 DRAMで打ち止めとなり、その次は新しいDRAM技術へ移行する案が出ているとDRAM業界関係者から聞かされた。 NGMは、DDR3まで継続されて来た技術的な流れをいったん断ち切り、DRAMインターフェイスを大きく変えようという動きだ。 デジタル信号インターフェイスの高速化には、ある程度決まったセオリーがある。デバイス間をポイントツーポイントで接続、ディファレンシャル(差動)動作の2本の信号線で伝送し、オープンドレインで信号の電圧
後藤弘茂のWeekly海外ニュース- 岐路にさしかかるDDR3モジュール
●当面は従来のフォームファクタを継承するDIMM DRAMの標準規格を策定するJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)は、7月22日から24日にSan Joseで開催されたメモリとストレージ技術のカンファレンス「MEMCON07 San Jose」で、次世代DRAMとメモリモジュールの状況を説明した。その中で、JEDECのBill Gervasi(ビル・ジャヴァーシ)氏(Vice President, Engineering, USModular/Chairman, JEDEC JC-45.3)は、DDR3では、当初は1チャネル1スロットの予定だったのが、市場の要請によって1チャネル2スロットに拡張されたため、さまざまな影響が出ていると語った。 DDR3のスロット数を増やした変更によって、もっとも影響を受けるのは、メモリモジュールだ。JEDECが標準ガーヴァーを
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
http://japan.internet.com/webtech/20070821/12.html