INTEL コード & ダウンロード
{"collectionRelationTags":{"relations":{"OR":["etm-b21347d4d9474d5081968efe45da1418"],"EXCLUDE":["etm-6f8479a5b1ce453c957fa689bfed124f","etm-b7f74d27243f46bca8424d484f38e441","etm-5c2812cbf2904e448ace3d589c60d8b4","etm-289f9927cd1a4e1aa7aa64520a27ecc5","etm-96a2a467cd514dff85b6c153b364b0fa","etm-2f5e76b4e5e64d90a794e6a9d8dc26fd","etm-05429363730b40109b394df6a76dd677","etm-08dd1c4874304c9b9987050a0
INTEL コード & ダウンロード
{"collectionRelationTags":{"relations":{"OR":["etm-b21347d4d9474d5081968efe45da1418"],"EXCLUDE":["etm-6f8479a5b1ce453c957fa689bfed124f","etm-b7f74d27243f46bca8424d484f38e441","etm-5c2812cbf2904e448ace3d589c60d8b4","etm-289f9927cd1a4e1aa7aa64520a27ecc5","etm-96a2a467cd514dff85b6c153b364b0fa","etm-2f5e76b4e5e64d90a794e6a9d8dc26fd","etm-05429363730b40109b394df6a76dd677","etm-08dd1c4874304c9b9987050a0
後藤弘茂のWeekly海外ニュース
■後藤弘茂のWeekly海外ニュース■ 携帯電話に対抗するPSP2、CellとLarrabeeで揺れるPS4 ●SCEは2つの次世代機の研究開発を進める 「今動いているのはPSP2で、立ち上げに向けて活発にゲームベンダーを回っている。PLAYSTATION 4(PS4)はチップをどうするかを決めかねている段階だと聞いている」。 SCEは次世代ハードウェアに向けて本格的に動いている。PSP2はすでに立ち上げに向けてタイトル開発の準備を促す活動に入っているという。PSP2の戦略の軸は、ゲーム機として成り立たせるだけでなく、iPhoneやスマートフォンに対抗することだという。PS4については、まだハードウェア的には白紙で、心臓であるCPUをCell Broadband Engine(Cell B.E.)拡張版で行くか、それとも他のCPUを使うかで揺れているという。そして、PS4のCPUの候補には
【後藤弘茂のWeekly海外ニュース】未来に強く過去に弱いIntelのLarrabee
●転換したCPUが抱えた3つのチャレンジ 2004年の早い時期にIntelは、巨大コアのCPU「Tejas(テハス)」をキャンセル、同じく巨大コアだったと推定される最初のプランの「Nehalem(ネハーレン)」の設計方針を修正した。ほぼ同じ時期にAMDはK8後継のCPU「K9」の開発を中止している。振り返れば、2004年がx86系CPUのアーキテクチャの転換点だった。 x86の2大メーカーの軌道修正は、2002年から2003年頃に明瞭になったCPUコアのシングルスレッド性能向上の停滞と、停滞の原因であるCPU消費電力の急上昇の結果だ。2002年の時点で、シングルスレッドのシーケンシャルコードの性能を上げることが難しいことが明瞭になった。そのために、CPUベンダーは、マルチコア化とベクタ演算の強化によって性能を上げる方向に転じた。 2003～2004年にかけてIntelとAMDの両者はそうし
後藤弘茂のWeekly海外ニュース
●HPCを征するNVIDIAを追撃するAMDとIntel NVIDIAはGPUベースのスーパーコンピュータへ。同社のプログラミングフレームワーク「CUDA」によるGPUコンピューティング戦略は、プロセッシングパフォーマンスを求めるコミュニティに浸透しつつある。NVIDIAはCUDA発表以来、大学の研究所など「HPC(High Performance Computing)」系のユーザーを積極的に開拓した。その結果、NVIDIAアーキテクチャは、プロセッシングパフォーマンスに飢えたHPCコミュニティの支持を集めることに成功した。 NVIDIAは、先月開催されたスーパーコンピュータのカンファレンス「SC08(Supercomputing '08)」では、GPUベースのスーパーコンピュータを強く打ち出した。実際に、東京工業大学では、同大学の学術国際情報センター(GSIC)のスーパーコンピューティン
【後藤弘茂のWeekly海外ニュース】GPUとの違いが際立つLarrabeeキャッシュアーキテクチャ
●増えるプロセッシング能力に追いつかないメモリ IntelのLarrabeeは、各CPUコアが256KBのL2キャッシュを持ち、そのメモリの中でタイルに分割したレンダリング処理を行なうコンセプトを取っている。IntelがLarrabeeの最大の特徴であるソフトウェアレンダラで、タイリングアーキテクチャを取った理由は、データの局所性(Locality)を最大限に利用するためだ。その背景には、コンピューティング要素を増大させることは簡単だが、データ帯域を増大させることは難しいという現在の半導体チップの問題がある。また、この構造は、内部バス構造を多様なアプリケーションに対応しやすい柔軟なリングバスにすることとも密接に絡んでいる。 簡単に言えば、Intelは、Larrabeeを、ハイエンドGPUのように超広帯域メモリと特殊なデータパスに頼った構造にはしたくなかった。超広帯域メモリはGPUを巨大なダ
【後藤弘茂のWeekly海外ニュース】メモリ帯域をセーブするLarrabeeアーキテクチャ
●演算はコストが安いが帯域はコストが高い CPUコア数はムーアの法則に従って増えつつあり、45nmプロセスのサーバーでは、CPUコアの大きなIntel CPUでもネイティブ8コアに到達する。PC&サーバー向けの大型CPUコアでも10コア越えは目前で、CPUコアがより小型な「Larrabee(ララビ)」では16コアに達すると言われている。Larrabeeタイプのプロセッサが世代毎にCPUコア数を増やすと、24コア32コアはすぐにやってくる。 こうしたメニイコア時代のCPUの最大の問題の1つは、外部メモリバスと、オンチップインターコネクト、そしてメモリ階層の構成。この3つは密接に絡み合ってプロセッサの設計に大きな影響を与える。そして、今までのCPUでの手法は、メニイコアでは通じない。コアが数個の時と同じインターコネクトとメモリの構成では、数十個のコアを効率よく接続して動作させることができないか
後藤弘茂のWeekly海外ニュース
●Larrabee CPUコアとPentiumコアを比較 Intelは、新命令『Larrabee NI(New Instructions)』の最初の実装であるCPUアーキテクチャ「Larrabee(ララビ)」では、シンプルなIA-32(x86)系CPUコアをベースに開発した。すでに知られているように、IntelはLarrabee CPUコアを、Pentium(P5)をスタート地点として開発したとしている。Intelが、SIGGRAPH、Intel Developer Forum(IDF)、Hotchipsなどで公開したLarrabeeのアーキテクチャチャートを見ると、Pentiumをベースにしたことがよくわかる。 下の図は、LarrabeeのCPUコアをPentiumと比較したチャートだ。図の中で、ブルーの部分はPentiumに由来するユニット群、グリーンの部分はLarrabeeで新たに加
【後藤弘茂のWeekly海外ニュース】2010年以降のIntel CPUが見えてくるLarrabee新命令
●Intelの命令アーキテクチャ拡張の流れにあるLarrabee新命令 Intelにとって「Larrabee(ララビー)」とは何か。Larrabeeが、スループットコンピューティングに特化して、ベクタ演算とマルチスレッドパフォーマンスにフォーカスした特殊なプロセッサ製品であるのは明らかだ。しかし、Larrabeeの新命令『Larrabee New Instructions (LNI) 』自体は、もっと汎用的なものだ。おそらく、IntelのメインストリームCPUの、長期の命令セットロードマップ上に位置する。そのままでないとしても、おそらくLarrabeeとよく似た命令セット拡張が、PC&サーバー向けCPUにも実装される日が来るだろう。 Intelは長期ビジョンとして、PC&サーバー向けのCPUでもベクタ演算の機能を高めて行くことを明らかにしている。今年(2008年)春のIDFでは、今後のCP
【後藤弘茂のWeekly海外ニュース】CPUに統合できるLarrabeeアーキテクチャ
IntelのメニイコアCPU「Larrabee(ララビー)」の実態は、IA-32(x86)の新しい命令拡張だ。MMXやSSEと同じ、IA-32/Intel 64アーキテクチャのベクタ演算拡張、最新バージョンが「Larrabee New Instruction(以下LNI)」となる。そして、Larrabee新命令の最初の実装事例で、高スループットに特化したメニイコア製品が、LarrabeeというCPUだ。 おそらく、IntelはLNIを、今回のLarrabeeだけでなく、幅広く実装して行くことを考えている。少なくとも、Intelの中でLarrabeeを推進する一派は、そうした構想を持っている。LNIは、おそらくIntelのIA-32/Intel 64命令セット拡張のロードマップの中に位置づけられており、Larrabeeという製品は、それを先取りした一製品だと推測される。将来は、IntelのP
後藤弘茂のWeekly海外ニュース
Intelは、8月19日から米サンフランシスコで開催している技術カンファレンス「Intel Developer Forum (IDF)」で、スループットコンピューティング向けの新CPU「Larrabee (ララビー)」のアーキテクチャ概要を発表した。Larrabeeについては、2週間前に行なわれたコンピュータグラフィックスカンファレンス「SIGGRAPH」で、論文発表とプレゼンテーションが行なわれた。しかし、Intelのトップエグゼクティブが公式にLarrabeeアーキテクチャを発表するのはIDFが初めてとなる。 ただし、Larrabee自体についてのIDFでの発表内容は、SIGGRAPHでの発表からの追加情報はほとんどない。また、Intelは、IDFでLarrabeeアーキテクチャのアウトラインは明かしたものの、Larrabeeの製品計画などについての詳細は公式にはアナウンスしなかった。
後藤弘茂のWeekly海外ニュース
●ポラックの法則のためPentiumに戻ったLarrabee IntelのLarrabee(ララビー)はPentiumを源流としている。オリジナルPentiumとは似ても似つかないように見えるが、基本構成にはよく似た部分がある。IntelがPentiumまでCPUコアのマイクロアーキテクチャを巻き戻した理由は、以前の記事で説明した通り『ポラックの法則(Pollack's Rule)』のためだ。 同法則では、同じプロセスで、CPUのサイズを2～3倍にしても、CPUの整数演算性能は約1.4～1.7倍(前回記事の初出時は1.5倍からとなっていた。訂正する)くらいしか伸びないとされている。CPUの複雑度を上げても、整数演算性能は平方根程度にしか向上しない。逆を言えば、CPUの複雑度を下げると、CPUの整数演算性能は落ちるが、それ以上に電力効率がアップする。そのため、CPUの電力効率を上げて、同じ電
【後藤弘茂のWeekly海外ニュース】Cell B.E.と似て非なるLarrabeeの内部構造
●L2キャッシュを各コアに持つLarrabee Intelは、グラフィックス製品として投入する「Larrabee(ララビー)」のベースアーキテクチャを明らかにし始めた。Larrabeeについては、8月中に行なわれる「SIGGRAPH」、「Intel Developer Forum (IDF)」、「HotChips」の3つのカンファレンスを通じて明らかにされて行くと見られる。 まず、前回の記事の訂正から。最初の世代のLarrabeeのCPUコア数は、16コアと見られ、前回に10コアと書いたのは間違いだ。Larrabeeでは、4MBのL2キャッシュが、それぞれCPUコアと直結した256KBのL2キャッシュのローカルサブセット(Local Subset)に分割されている。合計では16コアのサブセットL2で、4MBのL2キャッシュを構成する計算となる。65nmプロセス換算で10コアであるため、45
X
ACM Reference Format Seiler, L., Carmean, D., Sprangle, E., Forsyth, T., Abrash, M., Dubey, P., Junkins, S., Lake, A., Sugerman, J., Cavin, R., Espasa, R., Grochowski, E., Juan, T., Hanrahan, P. 2008. Larrabee: A Many–Core x86 Architecture for Visual Computing. ACM Trans. Graph. 27, 3, Article 18 (August 2008), 15 pages. DOI = 10.1145/1360612.1360617 http://doi.acm.org/10.1145/1360612.1360617. Co
「Larrabee」の姿が見えてきた
“論文”で概要が明らかになったLarrabee Larrabeeは、インテル初のメニーコアプロセッサとして開発が進められてきた。まずはグラフィックスカードに使われるスタンドアロンのGPUとして、2009～2010年に製品化される見込みだ。今回、米国計算機学会（ACM）のサイトに掲載された論文で紹介されている情報は、そのアーキテクチャの概要に関するものであり、製品に関する発表ではない。 インテルが明らかにしたLarrabeeのブロックダイアグラム。黄色のエリアで示されているのが「Multi-Threaded Wide SIMD」、緑色で示された「System Interface」、「Display Interface」、「Texture Logic」、「Fixed Function」がLarrabeeに実装される固定機能の部分となる メニーコアアーキテクチャを採るLarrabeeのブロックダ
【後藤弘茂のWeekly海外ニュース】ついにベールを脱いだIntelのCPU&GPUハイブリッド「Larrabee」
■後藤弘茂のWeekly海外ニュース■ ついにベールを脱いだIntelのCPU&GPUハイブリッド「Larrabee」 ●DirectX 10世代GPUよりCPUに近い構造 Intelがスループットプロセッサ「Larrabee (ララビー)」の概要を公開した。一言で言えば、Larrabeeは、GPUとCPUのハイブリッドだ。NVIDIAの「G80(GeForce 8800」以降や、AMD(旧ATI)の「Radeon HD 2900(R600)」以降の、最新のDirectX 10世代プログラマブルGPUと較べても、Larrabeeの方がよりプログラム性が高い。グラフィックス専用の固定機能ユニットも備えるが、NVIDIAやAMDと較べるとずっと比率が小さく、フルプログラマブルに近いプロセッサとなっている。DirectX 10世代GPUより、さらに汎用コンピューティングへと大きく振ったのがLar
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【後藤弘茂のWeekly海外ニュース】 仕切り直しとなったLarrabeeの何が問題だったのか
【後藤弘茂のWeekly海外ニュース】 IntelはLarrabee計画とアーキテクチャをどう変えるのか
Computer Science
You are being redirected...