PythonとVeriloggenのデータフローライブラリでパイプライン回路をお手軽に設計する - shtaxxx日記
Veriloggen 0.5.0をリリースしました。Python 3.5をサポートしたり、遅延評価・合成の仕組みを入れたり、かなり意欲的な更新です。 github.com 最近、GoogleのTensorFlowが流行っていますね。データフローですね。そこで、今回の目玉は、パイプライン回路をお手軽に設計できる、データフローライブラリ（lib.dataflow）です。 データフローライブラリを使えば、、制御信号（ready, valid）を持つ、RTLでの設計が面倒なパイプライン回路をPythonだけで設計することができます。しかも、データフローの可視化にも対応しています。 更に、シミュレーションライブラリ（lib.simulation）を使えば、Pythonだけでそのまま回路シミュレーションもできます。 では早速試してみましょう！ 準備（ダウンロード＆インストール） 以前の記事を参考にイン
Verilog HDLのデザイン解析・コード生成のためのPythonベースのオープンソースツールキットPyverilogをリリースしました - shtaxxx日記
Pyverilogは，ハードウェア記述言語Verilog HDLで記述されたハードウェアデザインの解析とコード生成を行うための，Python実装のツールキットです． githubからダウンロード Pyverilog: Python-based Hardware Design Processing Toolkit for Verilog HDL 構成 Pyverilogは4つのツールで構成されています． 構文解析器 (vparser) データフロー解析器 (dataflow) コントロールフロー解析器 (controlflow) コード生成器 (ast_code_generator) すべてのコードはPythonで記述されており，全体で12,000行程度とコンパクトなツールに仕上がっています． 構文解析器 構文解析器は，最もポピュラーなコンパイラコンパイラLex-YaccのPython実装の
STARC - 半導体理工学研究センター
「次世代回路アーキテクチャ技術開発事業」研究テーマ募集要項を掲載 11月27日（木）に「第34回STARCアドバンスト講座 SoC製品事例研究セミナー」を開催（STARC株主会社限定） 「第31回STARCアドバンスト講座 システムアーキテクチャセミナー」開催報告を掲載（STARC株主会社限定） 第30回STARCアドバンストセミナーの自習講座を開講（STARC株主会社限定） 10月30日（木）に「第33回STARCアドバンスト講座 SoC製品事例研究セミナー」を開催（STARC株主会社限定） 広報誌「STARCニュースNo.37」を掲載 STARCフォーラム/シンポジウム2008 講演資料を掲載 IP機能検証ガイドを掲載（当面、ガイド本体の閲覧はSTARC株主会社限定）
デジタル・デザイン・ノート
伝送線路 デジタル回路(未) HDL設計 DFTとフーリエ変換(未) IQ検波 (未) デジタルに関係ない話... 大きさくらべ 数え上げの数学 次のようなことを書いていきます ・個人的に疑問に思ったこと なぜそうなるのか自分なりに理解したいと思いました ・目新しいことでなく基本的なこと でも、知っている人にはたぶんあたりまえのことです ・市販の本にあまり書かれてないこと とはいえ、初心者向けの本には書かれてなくて、知らなかった人には役立つかもしれません ・うのみにしないで下さい なるべく出典は明記しますが、個人的見解もあるので間違っているかもしれません ・用語は我流です どこかにオーソライズされた定義があるかもしれませんが、そこはこだわってません 正解はこうだという情報やご意見ご感想はこちらへ プロフィール
Cryptographic Hardware Project in Aoki Lab., Tohoku Univ.
Introduction This project is one of the research activities in Aoki laboratory, Tohoku University. We are conducting research to develop advanced cryptographic hardware and to investigate their vulnerability against side-channel attacks. Contents Home This page. Academic Publications (International), Academic Publications (Domesitic) List of our academic publications and their PDFs. IP Cores Distr
SystemC - bambooflow Note
なんとなく覚書き。 勉強のためにメモを残しているだけなので、間違いやテキトウな表現が大いにあります。 賢いひとは参考にしないでください。 願わくばSystemCがもっと普及することを。 SystemCを始めるSystemCとは インストール(Linux,Cygwin,VC++EE) HelloWorld - 始めの一歩 Makefileの書き方 クロックカウンタを作る - モジュール定義を覚える 並列処理について - 並列処理動作を体感する Visual C++2008 Express Editionでの使用方法について SystemCの基本的な機能SystemCの基本データタイプ固定小数点 ユーザデータタイプ モジュール プロセス動的プロセスについて チャネルsc_clockクロック信号 sc_fifoチャネル 未分類検証環境モデル構成(テンプレート) SystemCのコアとなるクラス定
さらに分かっておきたいトランジスタの種類 − ＠IT MONOist
組み込みソフトウェア／ハードウェア開発における技術力の向上、改善・最適化などを幅広く支援する“組み込み開発エキスパート”のための情報フォーラム
Quartus で遊ぼう (1): 新適当マイコン電子工作研究所
Ａｌｔｅｒａ の EPM2210F324 が ここやここで話題になっているので、私も使ってみました。 ただし、ハードウェアは購入していないので、ソフトウェアで遊んだだけです。 DVDが待ちきれなかった ダウンロードすべきファイルが、1Gバイトを超えるあまりにも巨大なものだったので、DVDを請求しました。 ところが、ちょうどソフトウェアのバージョンアップと重なったために、DVDの発送は、11月17日以降になるらしいことが書いてありました。 そのため、苦労して、ここからソフトウェアをダウンロードしてきました。 ダウンロードの方法には、二つあります。 一つは、ブラウザからHTTPで取り寄せる方法。 もう一つは、"Download Manager"という魅惑のダウンロードソフトを使うことです。 できたら、未知のソフトは使いたくなかったので、最初はHTTPを使ってダウンロードを試みました。 ところが
CPUを作ろう 〜シミュレータと論理ICによる計算機教材〜 - 楽天ブログ（Blog）
2024.06.23 ArduinoNanoEveryでGPSデータロガー、完成 カテゴリ：全般 GPSと連動したデータロガーを作りました。 ArduinoNanoEveryでGPSデータロガーの製作その１ - おびやまロボット研究所ブログ (cpu4edu.net) ArduinoNanoEveryでGPSデータロガーの製作、その２ - おびやまロボット研究所ブログ (cpu4edu.net) ArduinoNanoEveryのアナログリファレンス - おびやまロボット研究所ブログ (cpu4edu.net) ArduinoNanoEveryでGPSデータロガーその３、完成 - おびやまロボット研究所ブログ (cpu4edu.net) Arduino Arduino Nano Every(ピンヘッダ実装済み)【ABX00033】[アルディーノ ナノ エブリー 夏休み 自由研究 自由工
Intel® Programmable Solutions Group - 半導体事業 - マクニカ
Intel® Programmable Solutions Group インテル® プログラマブル・ソリューションズ事業本部 インテル® プログラマブル・ソリューションズ事業本部は、FPGA、SoC、CPLD、電源、ボード ソリューション等、付加価値の高いソリューションを提供している半導体メーカーです。 インテル® のプログラマブル・ソリューションは、電子機器製品の革新と差異化、お客様の市場での成功を、迅速かつコスト効率よく実現するものです。 主な製品 インテル® FPGA インテル® FPGA (Field Programmable Gate Array) は、ハードウェア製品とソフトウェア製品の特長を兼ね備えた LSI (大規模集積回路)です。 ソフトウェアのように機能を自由に変更できますが、ハードウェア処理により CPUよりも低消費電力で、高速に動作します。 インテル® FPGA は
Value change dump - Wikipedia
Value change dump (VCD) (also known less commonly as "variable change dump") is an ASCII-based format for dumpfiles generated by EDA logic simulation tools. The standard, four-value VCD format was defined along with the Verilog hardware description language by the IEEE Standard 1364-1995 in 1996. An extended VCD format defined six years later in the IEEE standard 1364-2001 supports the logging of
Hardware description language - Wikipedia
This article has multiple issues. Please help improve it or discuss these issues on the talk page. (Learn how and when to remove these template messages) This article needs additional citations for verification. Please help improve this article by adding citations to reliable sources. Unsourced material may be challenged and removed. Find sources: "Hardware description language" – news · newspaper
Advanced Micro Devices, Inc. - AMD Home Page
製品 プロセッサ アクセラレータ グラフィックス アダプティブ SoC、FPGA & SOM ソフトウェア、ツール、アプリケーション
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
FPGAで信号処理:Verilogソースコード解説
http://www.tamaru.kuee.kyoto-u.ac.jp/~yuyama/research/systemc/
http://www.applistar.com/technologies/
Verilog.Net
http://www.icarus.com/eda/verilog/
Verilogチュートリアル
マイコン・ユーザーのための、 FPGA設計ガイド ～ステップ・バイ・ステップでFPGAにトライ！～
