![【後藤弘茂のWeekly海外ニュース】 従来のムーアの法則以上にトランジスタ密度を上げるIntel](https://cdn-ak-scissors.b.st-hatena.com/image/square/7c69d21050dbd06dd8dfa5e713ba075c70b122ce/height=288;version=1;width=512/http%3A%2F%2Fpc.watch.impress.co.jp%2Fimg%2Fpcw%2Flist%2F743%2F854%2Fimportant_image.png)
GPUの性能を10倍ほど上回るモバイル機器向けニューラルネットワーク(神経回路網)チップを米大学が開発した。 MITがISSCCで発表 米マサチューセッツ工科大学(以下、MIT)の研究チームは、ニューラルネットワーク(神経回路網)を構築するチップを発表した。同チップは、モバイル向けGPUの約10倍の性能を誇るという。同チップを搭載したモバイル機器は、ネットワークを介さずに人工知能(AI)アルゴリズムを実行できるため、データを処理するためにネットワークにアップロードする必要がないという。 MITの研究チームは、2016年1月31日~2月4日に米国カリフォルニア州サンフランシスコで開催された半導体集積回路技術の国際会議「ISSCC(IEEE International Solid-State Circuits Conference)」でこの研究成果を発表した。 今回発表されたチップは、MITで
5Gの携帯電話技術とミリ波通信用周波数生成技術:福田昭のデバイス通信 ISSCC 2016プレビュー(1)(1/2 ページ) 今回から、2016年1月から2月にかけて米国で開催される半導体関連の国際学会「ISSCC(IEEE International Solid-State Circuits Conference)」を紹介していく。基調講演は、ムーアの法則や5G携帯電話、自動車通信などがテーマになっている。 半導体の研究開発に関する世界最大の国際学会 2016年1月31日~2月4日に、米国カリフォルニア州サンフランシスコで半導体の研究開発に関する世界最大の国際学会「ISSCC(IEEE International Solid-State Circuits Conference)」が開催される。毎年2月に開催されるISSCCは半導体技術者のコミュニティーにおける恒例のイベントで、今回で第6
イメージャ/MEMS/医療/ディスプレイ(IMMD)編:モバイルと医療を多彩なセンサーが支える:徹底プレビュー「ISSCC2015の歩き方」(8)(1/2 ページ) 今回のテーマはセンサーだ。8K向けCMOSイメージセンサーや脳活動計測向けのセンサーなど、幅広い分野で使われるセンサー関連の注目講演を紹介する。 入力と出力を担う半導体チップ 「ISSCC2015の歩き方」でこれまで紹介してきたのは、信号処理や制御処理、変換処理などを担う半導体チップとその要素技術である。今回は、少し趣きが異なる技術が登場する。実世界とシステムの境界に位置する半導体技術である。システムの入力と出力を支える半導体チップと回路技術の研究成果が披露される。 ISSCCでは、システムの入力と出力に関連するテーマを「IMMD」と総称している。IMMDとは「イメージャ(Imager)」、「MEMS(Micro Electr
パナソニック デバイス社は2月21日、両目の機能を持ったイメージセンサを開発し、1つのレンズシステムと1つのイメージセンサで構成された通常のカメラシステムそのままでステレオ視による3D撮像を可能とする技術を開発したことを発表した。 同成果の詳細は2月20日(米国時間)に米国サンフランシスコで開催された「ISSCC 2013(International Solid-State Circuits Conference)」にて発表された。 従来のイメージセンサを用いた3Dカメラの構成例としては、レンズとイメージセンサを2つずつ備えた二眼カメラや一組のレンズとイメージセンサの間に左右光線を交互に遮断する光学素子を備えた単眼カメラなどがあるが、二眼カメラは部品点数が多く、かつ小型化が困難という課題があるほか、光線遮断素子を備えた単眼カメラの場合は、左目/右目画像の同時取得が不可能で手振れに弱いという
東芝は2月21日、デジタル信号処理に代わる新たな信号処理方式として、デジタル信号を時間領域で表現する時間領域信号処理技術を開発したと発表した。また、同技術をNAND型フラッシュメモリの誤り訂正処理に用いられるLDPC復号回路に適用し、回路規模を38%縮小できることを実証したという。 詳細は2月17日より米国サンフランシスコで開催されている「ISSCC 2013(International Solid-State Circuits Conference:国際固体素子回路会議)」にて発表された。 現在、NAND型フラッシュメモリはプロセスの微細化などにより電荷を保持できなくなるといった影響から信頼性向上が求められており、その技術の1つとしてLDPC符号などの誤り訂正回路に注目が集まっているが、LDPC符号は復号回路の回路規模が大きいという課題があった。 これは、復号に従来の1か0かという情報だ
University of Michigan(ミシガン大学)の研究チームは、ミリメートル大サイズと極めて小さい「オールインワン・コンピュータ」を発表した。 University of Michigan(ミシガン大学)の研究チームは、ミリメートル大サイズと極めて小さい「オールインワン・コンピュータ」を開発し、米国のサンフランシスコで開催されている半導体回路技術の国際学会「ISSCC(IEEE International Solid-State Circuits Conference) 2011」(2011年2月20日~24日)で発表した(図1)。1mm3に満たない容積に、マイクロプロセッサの他、電源用の太陽電池から通信用の無線回路に至るまで、単独で動作するコンピュータシステムとして必要なすべての要素を統合したという。こうしたコンピュータの開発は世界初だと同大学は主張する。 同大学は今回、緑内
早稲田大学(早大)大学院情報生産システム研究科の後藤敏教授、周大江次席研究員らによる研究グループは、スーパーハイビジョン(8K4K)向けビデオ複合LSIの開発に成功したことを発表した。同成果は上海交通大学の協力によるもので、2月19日(米国時間)より、米サンフランシスコにて開催されている国際固体回路会議「ISSCC 2012(International Solid-State Circuits Conference,2012)」にて2月21日(同)にて発表される予定。 ビデオデータは解像度の向上とともにデータサイズも増加しているため、一般的には1/10~1/20程度の圧縮処理(符号化。エンコード)を行い、データの転送後、各機器にて伸長処理(複合化。デコード)を行うことで、データを復元して表示されている。ハイビジョン画像の圧縮方式としてMPEG-2が世界的に標準規格として使われてきたが、近年
東京工業大学(東工大)とソニーは2月20日、6.3Gbpsのミリ波無線データ伝送を実現する低消費電力の高周波(RF) LSIおよびベースバンド(BB) LSIを共同開発したことを発表した。同技術が実用化すると、モバイル機器間で高速にデータを送受信したり、高画質な映像を非圧縮で送りながら視聴したりすることが可能になるという。開発成果の詳細については、2012年2月19日から米国サンフランシスコにて開催されている「国際固体素子回路会議(ISSCC 2012)」で発表される。 共同開発を進めるにあたっては、ソニーがBB LSIのデジタル部の設計とチップ全体の開発を担当し、東工大がRF LSIとBB LSIのアナログ部の設計を担当した。 ソニーが開発を担当した高効率・高信頼性のレート14/15 Low-Density Parity-Check (LDPC)誤り訂正符号によって、誤り訂正を行うために
富士通研究所とFujitsu Laboratories of Americaは、サーバを複数組み合わせて高性能化したマルチプロセッササーバの通信経路として利用されるバックプレーンにおいて、データの伝送距離を従来と比べて約1.7倍に延伸できる、10Gbpsの多チャネル高速送受信回路を開発した。同成果は、2011年2月20日より24日まで米サンフランシスコで開催されている半導体の国際学会「ISSCC 2011(International Solid-State Circuits Conference)」において発表された。 データセンターでは、高性能・高密度なサーバシステムとしてブレードサーバや大規模なマルチプロセッサ・サーバが活用されているが、これらのサーバは、プロセッサやデータ通信用の集積回路を搭載したプリント配線板を、バックプレーンと呼ばれる相互接続用のプリント配線板を用いて高密度に接
日立製作所は、100Gbpsイーサネット(100GbE)に対応したルータやネットワーク機器などの省電力化に向けて、電気信号と光信号を変換する光トランシーバ用CMOS LSI技術を開発し、国際標準規格に準拠した低消費電力のCMOSギアボックスLSIの試作に成功したことを発表した。同成果は2月20日より米国サンフランシスコで開催されている半導体の国際学会「国際固体素子回路会議(IEEE International Solid-State Circuits Conference:ISSCC 2011)」において発表された。 100GbE用のギアボックスLSIは、ネットワークから受信した伝送速度25Gbps×4チャネルの電気信号を、装置内で利用できる10Gbps×10チャネルの電気信号へ、またはその逆方向へ、伝送毒度とチャネル数を変換する機能を持つLSI。 日立が試作したCMOSプロセス採用の低消
NECおよびNECエレクトロニクスは、消費電力を従来比約1/3の8.1mAに低減しつつも、世界最高レベルの低雑音性能を実現したデジタル方式の小型周波数シンセサイザ(PLL)を開発したことを発表した。 NECらが開発したデジタルPLLチップの構成 同PLLでは、発振器の出力信号と安定な基準信号の2つの信号の位相(時間)差を検出する回路において、比較に必要な時間だけ自動的に動作する位相比較回路を開発。これは2段階で位相比較動作を行うもので、まず大まかな時間分解で時間差の近い2つの信号を判定し、次にその2つの信号間のみを細かく時間分解することで、より基準信号に近い信号を高精度に検出。これにより、従来に比べ少ない回路の動作で高い特性が得られることを確認した。 また、デジタル発振器特有の周期的成分を有する雑音に対して、意図的にランダムな出力信号を追加し、雑音を低減する技術を開発。これにより、装置内の
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く